由于整個電路中有許多共源共柵管需要提供偏壓，因此采用了共源共柵寬擺幅電流鏡來對這些管子提供偏置，寬擺幅共源共柵電流鏡在保證電流復制精度的同時提高了擺幅，使得電路在保證輸出擺幅的同時保持正常工作。寬擺幅共源共柵電流鏡電路圖如圖6所示，其中I2=I1。

　　2 電路仿真結果

　　整個運放及其偏置電路采用SMIC 0.18μmCMOS混合信號工藝進行設計，并在Cadence環(huán)境下用Specture進行模擬仿真，電源電壓3.3V，負載電容3 pF。對電路進行AC仿真，仿真結果顯示電路直流增益119.3 dB，單位增益帶寬378.1 MHz，相位裕度60°，如圖7所示。

　　放大器建立到輸出電壓0.1%精度時的建立時間為7.9 ns，測試波形如圖8所示。

　　共模輸入范圍600mV～3.3V;電壓輸出范圍0.6～3.1V;功耗39mW。

　　3 版圖設計

　　整體電路包括1個主放大器，2個gainboost和1個共模負反饋，主放大器和gainboost各有自己的偏置電路。gainboost的偏置電路和gai-nboost放大器靠近放置以使連線最短，2個gainboot分別放在主放大器兩側以使總體版圖對稱，開關電容共模負反饋放在主放大器下面以使out+，out-和Vb1連線最短。主放大器做ABAB匹配，采用雙側供電，以保證差模信號較好匹配，主放大器偏置分拆在主放大器兩側，以使總體版圖形狀更加規(guī)則整齊，節(jié)省面積。

　　4 結語

　　介紹了一種折疊式共源共柵運算放大器的設計。實際的設計仿真值為：小信號低頻電壓增益119.3 dB;單位增益帶寬378.1 MHz;相位裕度60°;建立時間7.9 ns;電源電壓3.3 V;共模輸入范圍600 mV～3.3 V;電壓輸出范圍0.6～3.1 V;負載電容3 pF;功耗為39 mW。整個設計滿足設計指標要求，并應用于欠采樣技術的12 b，60 MHz流水線ADC設計中。