圖17 低通濾波器前面添加RF放大器來降低轉換速率

　　圖18 不同低通濾波器限制相位噪聲

　　圖19 外推 (extrapolate) 123-MHz偏移頻率的未濾波相位噪聲

　　實際SNR測量結果比表6所列要好不少。對比實際測量結果，計算得時鐘抖動和SNR之間存在巨大的差異。這表明，LVCMOS輸出的相位噪聲實際較好地限定在由變壓器決定的900-MHz偏移頻率界限以內。

　　表6 1.27-ps時鐘抖動的SNR結果

　　為了證明未濾波時鐘信號的相位噪聲需要積分至約兩倍采樣頻率，我們實施了如下試驗：在CDCE72010輸出和ADS54RF63時鐘輸入之間添加不同的低通濾波器。

　　需要注意的是，與先前試驗中的帶通濾波器一樣，3X時鐘頻率以下帶寬的低通濾波器降低了時鐘信號的轉換速率。低通濾波器消除了會產(chǎn)生更快速時鐘信號升時間和轉換速率的高階諧波，從而增加了ADC的孔徑抖動。正因如此，我們將前面試驗的相同低噪聲RF放大器添加到時鐘通路，并且利用可變衰減器讓轉換速率匹配信號生成器(參見圖17)。

　　將不同轉角頻率的低通濾波器用于ADS54RF63的采樣時鐘(如圖18所示)，得到了一些如表7所列有趣值。該試驗結果表明，LVCMOS輸出對時鐘抖動的相位噪聲影響被限制在約200到250 MHz，其相當于122.88-MHz時鐘信號的80-MHz到130-MHz偏移頻率，并約為2x采樣頻率。因此，將寬帶相位噪聲擴至123-MHz偏移頻率，會產(chǎn)生~445 fs的時鐘抖動，如圖19所示。理想情況下，積分下限應該位于500 Hz處(原因是選擇的131000點FFT);但是，500-Hz到1 kMz偏移頻率的抖動貢獻值極其低，因此為了簡單起見其在本測量中被忽略。