消費性電子產(chǎn)品汰換周期越來越短，且功能復雜度不斷提高，使得系統(tǒng)研發(fā)人員面臨縮短產(chǎn)品開發(fā)時間的嚴峻挑戰(zhàn)。所幸，現(xiàn)今自動化測試系統(tǒng)已開始導入開放式FPGA，將有助EDA開發(fā)環(huán)境與測量軟件的整合，讓工程師可同時進行系統(tǒng)設計與測試，加快研發(fā)時程。

　　目前測試工程師所面臨的最大挑戰(zhàn)之一，即是個人觀念局限于目前的技術中而停滯不前，因此，本文特別提供技術趨勢的相關知識，針對測試與測量產(chǎn)業(yè)，探討足以影響整個產(chǎn)業(yè)的重要技術與方法。

　　設計與測試并行為大勢所趨

　　對目前的研發(fā)單位來說，縮短產(chǎn)品開發(fā)周期幾乎是首要任務，特別是汽車與航空產(chǎn)業(yè)。要縮短開發(fā)時間的方法之一，就是同時進行設計與測試，這樣的產(chǎn)品開發(fā)模式常以“V-diagram”模型（圖1）表示。這些產(chǎn)業(yè)的最終產(chǎn)品，往往形成高復雜度“系統(tǒng)中的系統(tǒng)”；而V-diagram左邊為“設計”，右邊則為“測試”，其背后的概念，就是在開發(fā)出完整系統(tǒng)之前，先初步測試、檢驗子系統(tǒng)以達更高效率。只要是需要高度監(jiān)控環(huán)境的產(chǎn)業(yè)，就常見到如V-diagram 的同步設計/測試方法，而且目前已有其他類型的裝置或產(chǎn)業(yè)逐步采用相關實例。以半導體和消費性電子產(chǎn)業(yè)為例，其“短暫的產(chǎn)品使用周期”與“不斷提高的產(chǎn)品復雜度”特性，都是縮短產(chǎn)品開發(fā)時間的瓶頸。

　　圖1 V-diagram產(chǎn)品開發(fā)模型

　　根據(jù)2009年麥肯錫（McKinsey）針對半導體產(chǎn)業(yè)設計的問卷研究結果，半導體產(chǎn)業(yè)“產(chǎn)品生命周期”幾乎是汽車產(chǎn)業(yè)的叁分之一而已。另一份麥肯錫問卷研究亦指出，半導體新產(chǎn)品設計的平均開發(fā)時間約為19個月，因此，研究人員歸納出“研發(fā)完整度（RD Excellence）”為加速開發(fā)時程的主要關鍵。

　　基于商業(yè)需求，產(chǎn)品開發(fā)過程必須更重視研發(fā)完整度，因此電子產(chǎn)業(yè)已越來越趨向設計與測試并行。要強化此實例的主要方式，就是提高電子設計自動化（EDA）模擬軟件與測試軟件之間的連結。

　　提高EDA/測試軟件連結

　　若要了解模擬軟件在產(chǎn)品設計流程中的角色，必須先了解軟件在產(chǎn)品開發(fā)的“設計”與“測試”階段有何作用。在初始的設計/模擬期間，EDA軟件可針對模擬產(chǎn)品的物理或電子行為（Electrical Behavior）建立模型（圖2）。EDA軟件基本上屬于公用程式，即根據(jù)一系列的輸入，透過數(shù)學模型而呈現(xiàn)受測物（DUT）的輸出，再將相關度量結果提供予設計工程師。

　　圖2 軟件于產(chǎn)品開發(fā)階段所扮演的角色

　　在開發(fā)產(chǎn)品的檢驗/認證階段，軟件使用條件僅有些許不同，主要是能自動測量實際的塬型即可。但檢驗/認證階段所需的測量演算法，亦與EDA軟件工具所使用的演算法相同，這點則和設計/模擬階段類似。

　　目前EDA軟件正在發(fā)展中的功能，就是要于EDA環(huán)境與測試軟件之間，提高軟件連結功能的層級。更進一步解釋，這種連結功能就是要讓現(xiàn)有的EDA軟件環(huán)境可驅動測量軟件，并且測量自動化環(huán)境可自動連結EDA設計環(huán)境。

　　銜接設計與測試軟件環(huán)境的優(yōu)點之一，即于設計程序的初期，軟件即可提供更豐富的測量演算法。工程師不僅可于設計初期進一步了解自己的設計，其模擬作業(yè)亦能整合檢驗/認證程序所取得的資料。第二項優(yōu)點，則是讓測試工程師在設計程序中，即可加速開發(fā)有用的測試程序代碼，以利縮短復雜產(chǎn)品的上市時間。