基于FPGA的通用位同步器設(shè)計方案(一)
加入技術(shù)交流群
從圖4可以看到，該結(jié)構(gòu)由1個移位器、5個觸發(fā)器、 8個相加器、2個乘法器組成，比直接型FIR節(jié)省10個乘法器、4個相加器的資源。其中，除以2的運算采用數(shù)據(jù)移位實現(xiàn)，避免使用除法器。輸入的8位數(shù)據(jù) x，計算后得到10位的內(nèi)插值y 輸出。由于內(nèi)部所有寄存器經(jīng)計算后，均采用最小位數(shù)，有效地減少了Logic Elements資源的占用。
濾波器相關(guān)文章:濾波器原理
fpga相關(guān)文章:fpga是什么
濾波器相關(guān)文章:濾波器原理
電源濾波器相關(guān)文章:電源濾波器原理
數(shù)字濾波器相關(guān)文章:數(shù)字濾波器原理 鎖相環(huán)相關(guān)文章:鎖相環(huán)原理
評論