串行RapidIO交換器的應(yīng)用優(yōu)勢

EMIF6? 是由 Texas Instruments 開發(fā)的一款專利接口，在業(yè)內(nèi)應(yīng)用多年，反響良好。但是，EMIF6? 現(xiàn)正用于從未嘗試的 DSP 至 DSP 連接等應(yīng)用。本文闡述了與以相同有效帶寬運(yùn)行的串行 RapidIO交換器相比，采用 FPGA 的八端口 EMIF6? 交換器具有的優(yōu)缺點(diǎn)。

EMIF 標(biāo)準(zhǔn)是一種成熟、穩(wěn)定的并行外部存儲器接口，且已在許多應(yīng)用中證明大有益處。但其能力僅限于主機(jī)，且需要昂貴的 CPU 中斷服務(wù)程序，以便將系統(tǒng)內(nèi)其他主機(jī)的數(shù)據(jù)傳入設(shè)備。支持 EMIF 接口可能還需要龐大的軟件開銷（取決于數(shù)據(jù)傳輸?shù)拇笮〖邦l率）。圖 1 所示的是傳統(tǒng)的EMIF 應(yīng)用示例，通過CPU 中斷+ EDMA 方法從 CR ASIC 傳至 DSP 的傳輸形式。

通過選擇串行 RapidIO 等先進(jìn)的系列接口，可實(shí)現(xiàn)諸多一般優(yōu)點(diǎn)：
* 可配置性及性能 – RapidIO以 1.25、2.5 及 3.125Gb的速率支持每個(gè)鏈接，且可支持多達(dá)八個(gè) 4x鏈接或十六個(gè) 1x 鏈接。具有確定性及低延時(shí)的特點(diǎn)，且提供無阻塞交換矩陣架構(gòu)。
* 控制 – RapidIO 具有可配置的 CPU 中斷控制、支持錯(cuò)誤管理及通過性能監(jiān)控統(tǒng)計(jì)支持擁塞控制等特點(diǎn)。它還提供用于硬件錯(cuò)誤恢復(fù)的 CRC 處理。
* 軟件支持 – 納入硬件終止端點(diǎn)從而實(shí)現(xiàn)較低的軟件開支。另外，RapidIO 只要求低水平的配置及功能支持，同時(shí)提供高度抽象的信息傳遞 API。它還具有 CPU 開銷無需由傳輸數(shù)據(jù)的大小決定（例如通過少量控制訊息）的優(yōu)點(diǎn)。

圖2顯示與圖1相同的應(yīng)用，而在實(shí)施時(shí)采用串行 RapidIO。采用此方法而不選擇 EMIF6? 的具體優(yōu)點(diǎn)可概述為以下幾點(diǎn)：
* 靈活性 –EMIF6? 的局限性包括：它不是一個(gè)開放式標(biāo)準(zhǔn)接口，且其帶寬限于 8Gb/s 半雙工。另外，它并非可擴(kuò)展的解決方案。相反，串行 RapidIO 具有開放式標(biāo)準(zhǔn)接口、帶寬可擴(kuò)展至高達(dá) 20Gb/s 及可擴(kuò)展架構(gòu)。
* 性能 – EMIF6? 屬于損耗系統(tǒng)，不會(huì)存儲和轉(zhuǎn)發(fā)，也不會(huì)提供數(shù)據(jù)的優(yōu)先次序。另外，通過交換器時(shí)還具有不可確定的延時(shí)。串行 RapidIO 是無損耗系統(tǒng)，可保證數(shù)據(jù)包傳送具有四個(gè)優(yōu)先次序等級。通過交換器時(shí)具有可確定的延時(shí)。
* 開發(fā)成本 – 當(dāng)采用 EMIF6? 接口時(shí)，需要 FPGA 設(shè)計(jì)及確認(rèn)資源。需承擔(dān)的測試平臺費(fèi)用不可低估，且最后需要持續(xù)的產(chǎn)品支持。但是，采用串行 RapidIO，無需進(jìn)行硅設(shè)計(jì)，且由于 EMIF6?的相對I/O 要求更高，因此執(zhí)行本解決方案的成本較低。同時(shí)，PCB 的復(fù)雜性降低----單個(gè) 6? 位 EMIF 接口需要大約 97 只引腳，意味著八個(gè)端口的交換器只需要 776 只接口引腳----因此可降低成本。
* 其他優(yōu)點(diǎn) – 串行 RapidIO 提供 CRC 處理，可實(shí)現(xiàn)基于硬件的錯(cuò)誤恢復(fù)，而EMIF6? 無錯(cuò)誤檢測/糾正。另外，后者不會(huì)提供狀態(tài)或確認(rèn)反饋，而串行 RapidIO 提供錯(cuò)誤管理及報(bào)告功能。此外，較寬的并行接口比串行接口占用更多的 PCB 空間。

兩種解決方案基本相同的一點(diǎn)是功率需求。使用相等的帶寬配置時(shí)二者的端點(diǎn)功耗大致相同。當(dāng)在6?位模式下以133MHz 工作頻率運(yùn)行時(shí)，EMIF 具有 8