為保證不發(fā)生接收端FIFO隊列溢出等問題，盡量將接收端的MaxBurst1和MaxBurst2設(shè)置大一些， 只要小于FIFO入口總數(shù)就可以，而發(fā)送端MaxBurst1和MaxBurst2的 設(shè)置不要超過本端接收能力。

　　如果出現(xiàn)EOP(結(jié)束包)和SOP(起始包)錯誤或缺失，或者其他錯包(例如包長變短、幀校驗錯誤等)，但沒有DIP4 錯誤，該怎么辦?這類問題一般出現(xiàn)在FIFO隊列設(shè)置上，尤其是接收端的FIFO隊列可能溢出，從而丟失了某些數(shù)據(jù)塊，可以通過以下3種方法來檢測和解決：

　　① 通過查看接收端FIFO溢出標(biāo)志來判斷FIFO隊列是否溢出;

　?、?通過調(diào)整接收端的MaxBurst1和MaxBurst2來防止FIFO隊列溢出;

　?、?如果方法②的調(diào)整足夠大，還有此問題，可以查看對端是否收到反壓信號，以及對端的狀態(tài)等。

　　為了方便，通常將發(fā)送端的MaxBurst1和MaxBurst2設(shè)置為相同數(shù)值，將接收端的MaxBurst1和MaxBurst2也設(shè)置成相同數(shù)值。

　　結(jié)語

　　隨著處理器的速度越來越快，處理器集成的內(nèi)核越來越多，處理器與外圍器件之間，處理器之間，以及外圍器件之間的連接速度逐漸成為制約平臺性能的瓶頸。許多芯片同時集成了多個總線接口，例如XLR732同時擁有SPI4.2、HT、以太網(wǎng)3種總線接口。SPI4.2總線在與其他總線的競爭中體現(xiàn)出了強(qiáng)大的生命力，希望本文所介紹的經(jīng)驗對正在應(yīng)用或計劃應(yīng)用SPI4.2總線的同行有所幫助。