隨著現(xiàn)代芯片的復(fù)雜性不斷提高，驗(yàn)證成為芯片設(shè)計(jì)過程中最耗時(shí)和費(fèi)力的部分，許多芯片設(shè)計(jì)項(xiàng)目通常要耗費(fèi)大約60%-80%的項(xiàng)目資源用于驗(yàn)證，并且還成為了整個(gè)設(shè)計(jì)過程中的瓶頸，能否順利完成驗(yàn)證成為了決定芯片上市時(shí)間（TTM）和項(xiàng)目整體成本的關(guān)鍵。正是因?yàn)檫@樣的復(fù)雜性和重要性，采用驗(yàn)證IP（VIP）等工具，并與值得信賴的IP伙伴合作是回報(bào)最高的途徑，這將幫助芯片設(shè)計(jì)師解決過程中遇到的問題。

專業(yè)的驗(yàn)證IP可以顯著地增加驗(yàn)證覆蓋范圍，可提前探知極端情況，并可顯著地減少設(shè)置仿真系統(tǒng)所需的總體工作量（例如，創(chuàng)建模擬刺激）。所以，無論您是為下一個(gè)SoC、ASIC或FPGA項(xiàng)目尋找設(shè)計(jì)IP，還是尋找驗(yàn)證解決方案來確認(rèn)您的芯片設(shè)計(jì)，全球領(lǐng)先的IP提供商SmartDV都可以迅速而可靠地利用其龐大的IP產(chǎn)品組合，或者根據(jù)您獨(dú)特的需求生成定制IP，來全面滿足設(shè)計(jì)項(xiàng)目的需求。

什么是驗(yàn)證IP（VIP）？

驗(yàn)證IP（VIP） 是預(yù)先設(shè)計(jì)的驗(yàn)證組件和測試臺(tái)，用于驗(yàn)證IP核和芯片設(shè)計(jì)的功能和性能。驗(yàn)證IP是一種特殊的IP核，它將給定接口的總線功能模型（BFM）的功能與測試臺(tái)中使用的測試用例框架功能相結(jié)合。驗(yàn)證IP是一個(gè)可重復(fù)使用的IP核，可用于創(chuàng)建必要的完整的測試用例和測試臺(tái)，以縮短SoC驗(yàn)證時(shí)間并增加覆蓋率。雖然驗(yàn)證IP通常用于驗(yàn)證標(biāo)準(zhǔn)總線協(xié)議，但它也可用于系統(tǒng)性能分析，并且越來越多地用于模擬、仿真和虛擬原型設(shè)計(jì)。

SmartDV在驗(yàn)證IP領(lǐng)域具有悠久的歷史和豐富的經(jīng)驗(yàn)，能夠提供業(yè)內(nèi)最全面的、覆蓋多種協(xié)議的驗(yàn)證IP，同時(shí)還可以利用其特殊的工具和完整的協(xié)議和標(biāo)準(zhǔn)團(tuán)隊(duì)生成面向特定應(yīng)用的驗(yàn)證IP。目前SmartDV已向包括全球頂級(jí)半導(dǎo)體公司在內(nèi)的數(shù)百家芯片設(shè)計(jì)公司提供了各種VIP產(chǎn)品，并得到了用戶的廣泛歡迎，成功地幫助他們加速了各種規(guī)模的芯片設(shè)計(jì)，并提高了芯片設(shè)計(jì)的質(zhì)量。

SmartDV特有的驗(yàn)證IP與設(shè)計(jì)IP生產(chǎn)工具組合

SmartDV不僅擁有一直精通各種協(xié)議和標(biāo)準(zhǔn)的IP專家，而且還打造了專門的IP生產(chǎn)工具組合，公司的專業(yè)工程師利用這些工具就可以生產(chǎn)各種設(shè)計(jì)IP和驗(yàn)證IP，并可以實(shí)現(xiàn)定制IP的生成，從而幫助芯片設(shè)計(jì)師更輕松、更快速地將我們的IP整合到他們的ASIC、SoC和FPGA中。其IP生產(chǎn)工具組合包括：

SmartCompiler

SmartDV產(chǎn)品目錄中的每一個(gè)IP都是使用我們的SmartCompiler?生成的。多年來，我們一直在磨礪這項(xiàng)功能強(qiáng)大且極為可靠的專有技術(shù)，以創(chuàng)建和定制IP。這是我們商業(yè)模式的核心競爭力！

它的工作機(jī)制是一個(gè)嚴(yán)格保護(hù)的商業(yè)秘密——但我們將這一獨(dú)一無二的編譯器的強(qiáng)大功能用來支持我們的客戶，無論您是用于IP定制，還是想要定制化的IP開發(fā)。對(duì)我們在全球的數(shù)百家客戶來說，我們提供的定制IP已經(jīng)為其帶來了更強(qiáng)的競爭力和更高的毛利。

SmartVIPDebug

SmartVIPDebug? 工具通過先進(jìn)的行業(yè)標(biāo)準(zhǔn)波形和表格化交互視圖，提供快速的分析和調(diào)試。該工具加快了對(duì)協(xié)議違規(guī)行為的檢測速度，并使用戶能夠在沒有特定協(xié)議專家的情況下進(jìn)行故障排除。

SmartVIPDebug支持多種驗(yàn)證環(huán)境（仿真、模擬、SystemC），并提供高質(zhì)量的文檔，以減少上手時(shí)間。

SmartTestBench

SmartTestBench ? 自動(dòng)化生成testbench文件，消除了繁瑣、耗時(shí)的手動(dòng)創(chuàng)建過程。該工具可以在系統(tǒng)Verilog、UVM、OVM和SystemC中創(chuàng)建testbench文件。它與所有VIP許可證一起提供，幫助您充分利用從SmartDV獲得的技術(shù)。

SmartDV提供哪些VIP？

SmartDV的VIP是由具有數(shù)十年復(fù)雜芯片驗(yàn)證經(jīng)驗(yàn)的驗(yàn)證工程師所創(chuàng)建。我們還為各種應(yīng)用提供基于標(biāo)準(zhǔn)的設(shè)計(jì)IP。下面顯示的是我們提供的一些IP核。

SmartDV提供廣泛且多樣化的半導(dǎo)體IP產(chǎn)品和驗(yàn)證解決方案，涵蓋5G、航空、航天、汽車、移動(dòng)、網(wǎng)絡(luò)、串行總線、存儲(chǔ)和視頻/顯示等多個(gè)領(lǐng)域。全球數(shù)千位芯片設(shè)計(jì)師信賴SmartDV提供的經(jīng)過驗(yàn)證和易于集成的IP，他們可以輕松地把這些IP集成到其SoC、ASIC和FPGA中并高質(zhì)量地完成其項(xiàng)目。

即刻與我們的團(tuán)隊(duì)聯(lián)系，探討多種可能性。