隨著技術(shù)的進(jìn)步，處理器和其他高速數(shù)字組件（如 CPU、GPU、ASIC 和 FPGA）需要越來越高的功率，這意味著穩(wěn)壓器需要能夠動(dòng)態(tài)地向負(fù)載提供電流。較低的電壓要求、高電流和更快的瞬變以及更嚴(yán)格的電壓窗口導(dǎo)致更加強(qiáng)調(diào)將電流傳輸?shù)教幚砥鞯?PCB 走線的性能。

穩(wěn)壓器和負(fù)載之間的輸電網(wǎng)絡(luò) （PDN） 極大地影響了穩(wěn)壓器的電流源能力。PDN 是無源元件（通常是電容器）和將穩(wěn)壓器輸出連接到負(fù)載輸入的路由（金屬層和過孔）的組合。它可以由寄生電阻、電容和電感元件的電路表示。

與傳統(tǒng)穩(wěn)壓器相比，高帶寬集成穩(wěn)壓器 （IVR） 可以放置在更靠近處理器的位置，從而簡(jiǎn)化 PDN 并允許更多快速響應(yīng)動(dòng)態(tài)負(fù)載要求的能力。IVR 使用戶能夠?qū)⒎€(wěn)壓器放置在處理器下方，從而簡(jiǎn)化 PDN 并減少走線電阻的功率損耗。

垂直供電提高了負(fù)載的供電性能。它還允許更少的 PCB 層數(shù)和 PCB 頂部為其他元件提供更多空間，從而降低了 PCB 的復(fù)雜性。IVR 的主要區(qū)別在于，它們將輸入和輸出電容器集成到芯片中，以進(jìn)一步減少 PCB 上的元件數(shù)量。高頻開關(guān)增加了帶寬，并進(jìn)一步減少了對(duì)輸出電容器的需求。此外，它還提高了負(fù)載瞬態(tài)性能，并允許更平坦的輸出阻抗曲線。

PCB 阻抗和 PDN 目標(biāo)阻抗挑戰(zhàn)

在 CPU、GPU 和 FPGA 等現(xiàn)代高性能應(yīng)用中，在滿足其功耗要求的同時(shí)為負(fù)載供電的能力變得越來越重要。正確的 PCB 設(shè)計(jì)也是如此，以確?？梢詽M足負(fù)載的功率要求。

穩(wěn)壓器和負(fù)載之間的 PDN 對(duì)穩(wěn)壓器的源電流能力有很大影響。PDN 由用于將穩(wěn)壓器輸出連接到 SoC 負(fù)載的電容器、PCB 走線、層和通孔組成（圖 1）

圖1. 傳統(tǒng)穩(wěn)壓器和 SoC 負(fù)載之間的 PDN 示例。

PDN 的寄生電阻增加了電源電路的功率損耗，從而降低了系統(tǒng)效率，并導(dǎo)致穩(wěn)壓器和負(fù)載之間的電壓降。較大的寄生電阻要求穩(wěn)壓器調(diào)節(jié)更高的輸出電壓，以滿足負(fù)載的電壓要求。這會(huì)導(dǎo)致更大的功率損耗;因此，必須最小化 PDN 中的寄生電阻。PDN 中較大的電感會(huì)阻止穩(wěn)壓器提供高頻負(fù)載瞬變。

PDN 必須滿足目標(biāo)阻抗，才能使穩(wěn)壓器在不違反任何功率要求的情況下為負(fù)載供電。由于負(fù)載瞬變而導(dǎo)致的 PDN 上的電壓下降可由以下公式確定：

保持較小的 ZPDN 還允許用戶將其穩(wěn)壓器的輸出電壓編程為較低的值，從而節(jié)省系統(tǒng)功耗。通過仔細(xì)設(shè)計(jì) PCB，可以降低 ZPDN。PCB 走線的阻抗與其寄生電感成正比，與其寄生電容成反比。

為了降低 PDN 阻抗，穩(wěn)壓器的輸出端通常需要一個(gè)大型電容器組，并在 SoC 下方安裝去耦電容器。電容器組增加的電容增加了上述方程的分母，從而降低了整體阻抗。SoC 下方的電容器組要求將穩(wěn)壓器放置在 SoC 的側(cè)面，這意味著電流必須橫向移動(dòng)，從而增加寄生電感和電阻（圖 2）。

圖2. 這種傳統(tǒng)的穩(wěn)壓器通過 PCB 橫向?yàn)?SoC 負(fù)載供電

穩(wěn)壓器的輸出阻抗可以用一個(gè)與電感器串聯(lián)的電阻器來表示。電阻器代表輸出負(fù)載調(diào)整率。電感代表穩(wěn)壓器的帶寬，因此代表穩(wěn)壓器對(duì)瞬態(tài)負(fù)載條件的響應(yīng)能力。通常，等效電感比功率級(jí)電感低大約一個(gè)數(shù)量級(jí)，功率級(jí)電感是根據(jù)電路的開關(guān)頻率、輸入電壓、輸出電壓和所需的電感電流紋波來選擇的。圖 3 顯示了標(biāo)準(zhǔn) DC-DC 降壓轉(zhuǎn)換器的輸出阻抗。

圖3. 標(biāo)準(zhǔn)降壓轉(zhuǎn)換器的輸出阻抗可以用一個(gè)與電感串聯(lián)的電阻器來表示。

電容器可用于補(bǔ)償穩(wěn)壓器的等效電感，從而在較寬的頻率范圍內(nèi)產(chǎn)生平坦的阻抗。

要確定設(shè)計(jì)必須針對(duì)的阻抗規(guī)格，工程師必須知道其最大負(fù)載階躍和允許的電壓下降。例如，如果工程師的最大負(fù)載階躍為 6 A，最大電壓偏差為 50 mV，則目標(biāo)阻抗可使用以下公式計(jì)算：

開關(guān)頻率為 1 MHz 的標(biāo)準(zhǔn)穩(wěn)壓器的帶寬為 100 kHz，瞬態(tài)響應(yīng)時(shí)間為 1 μs。使用這個(gè)控制環(huán)路帶寬和上述目標(biāo) PDN 阻抗，我們傳統(tǒng)穩(wěn)壓器的輸出電感必須為：

工作頻率為 1 MHz 且主電感器為 200 至 500 nH 的標(biāo)準(zhǔn)開關(guān)穩(wěn)壓器是實(shí)現(xiàn)此輸出電感的合適選擇。為了補(bǔ)償穩(wěn)壓器的輸出電感以盡可能保持阻抗平坦，必須使用電感較低 （ESL） 的電容器，其中電容為 C1 > C2 > C3，ESLC1 > ESLC2 > ESLC3。

陶瓷電容器的 ESL 通常與其外殼尺寸成正比。選擇不同外殼尺寸的多個(gè)不同電容器，使工程師能夠在更寬的頻率范圍內(nèi)創(chuàng)建平坦的阻抗。本示例使用一個(gè) 180 μF 大容量電容器、2 個(gè) 100 μF 0805 陶瓷電容器、2 個(gè) 47 μF 0603 陶瓷電容器、1 個(gè) 10 μF 0402 陶瓷電容器、2 個(gè) 2.2 μF 0402 陶瓷電容器、1 個(gè) 1.0 μF 0201 陶瓷電容器和 3 個(gè) EC1001 200 nF 硅電容器。利用這些電容值可以得到圖 4 所示的阻抗曲線，它滿足了高達(dá) 168 MHz 的目標(biāo)阻抗。

圖4. 穩(wěn)壓器的 PDN 阻抗可以用不同外殼尺寸和值的電容器進(jìn)行補(bǔ)償，以創(chuàng)建一個(gè)在很寬的頻率范圍內(nèi)滿足我們目標(biāo)的阻抗曲線。

高頻 IVR 帶來的 PDN 改進(jìn)

IVR 是一種穩(wěn)壓器，它利用小工藝幾何、高開關(guān)頻率和更高的集成度，使穩(wěn)壓器盡可能靠近負(fù)載。一般來說，IVR 的開關(guān)頻率是傳統(tǒng) DC-DC 穩(wěn)壓器的 100 倍，通常在 10 到 100 MHz 范圍內(nèi)。

以更高的開關(guān)頻率工作會(huì)增加穩(wěn)壓器的環(huán)路帶寬，并減少對(duì)大型電容器組的需求，以滿足瞬態(tài)要求。此外，IVR 通常使用多相來進(jìn)一步增加環(huán)路帶寬并降低輸出電容要求。

IVR 的一個(gè)例子是 Empower Semiconductor 的 EP7123，它使用四相提供 6 A 的電流，帶寬約為 8 MHz。為了實(shí)現(xiàn)上述目標(biāo) PDN 阻抗，IVR 輸出電感必須如下：

這比傳統(tǒng)穩(wěn)壓器的等效輸出電感小 100 倍。圖 5 描述了前面顯示的傳統(tǒng)穩(wěn)壓器與多相 IVR 的輸出阻抗比較。

圖5. IVR 的輸出電感比傳統(tǒng)穩(wěn)壓器低幾個(gè)數(shù)量級(jí)，從而在更寬的頻率范圍內(nèi)實(shí)現(xiàn)平坦的阻抗曲線。

阻抗圖表明，IVR 的輸出電感比傳統(tǒng)的穩(wěn)壓器低得多，這會(huì)導(dǎo)致阻抗開始以更高的頻率上升。對(duì) IVR 使用多相使輸出電感并聯(lián)并聯(lián)，并進(jìn)一步降低阻抗。多相 IVR 的較低輸出阻抗使設(shè)計(jì)人員能夠減少放置在 PDN 中的電容器數(shù)量，以滿足目標(biāo)阻抗。

這些差異顯著縮短了穩(wěn)壓器的響應(yīng)時(shí)間。標(biāo)準(zhǔn)開關(guān)穩(wěn)壓器的帶寬約為 100 kHz，響應(yīng)時(shí)間為 10 μs。相比之下，多相 IVR 的帶寬可以超過 10 MHz，響應(yīng)時(shí)間為 100 ns。

IVR 還可以實(shí)現(xiàn)低于 0.8 mm 的解決方案高度，這遠(yuǎn)低于傳統(tǒng)的穩(wěn)壓器解決方案。較低的解決方案高度允許將 IVR 放置在 PCB 的背面，負(fù)載的正下方（圖 6）。

6. IVR 可以放置在 SoC 的正下方，以實(shí)現(xiàn)垂直供電。

啟用垂直供電簡(jiǎn)化了從 IVR 到負(fù)載的 PDN，從而降低了供電路徑的阻抗。最重要的是，EP7123 集成了輸出電容器，減少了將這些組件放置在外部的需要。所有這些都降低了整體阻抗、對(duì)大容量電容器的需求以及由于走線電阻引起的功率損耗。

圖 7 中修訂后的 PDN 說明了高帶寬 IVR 及其垂直傳輸布局的綜合效果。最顯著的區(qū)別是批量移除了大容量電容器，并且從穩(wěn)壓器輸出到先前要求的去耦電容器的阻抗。

圖7. 將 IVR 直接放置在 SoC 下方，可大大降低穩(wěn)壓器和負(fù)載之間的 PDN。

由于帶寬較高，IVR 和 SoC 之間的路徑上需要的電容器要少得多，以滿足 PDN 的目標(biāo)阻抗。使用 1 個(gè) 2.2 μF 0402 電容器、2 個(gè) 1 μF 0201 和 3 個(gè) EC1001 215 nF ECAP 形成圖 8 所示的 PDN。

圖8. EP7123 IVR 的 PDN 阻抗在非常寬的頻率范圍內(nèi)是平坦的。

采用 EP7123 等高頻 IVR，與前一個(gè)示例相同的目標(biāo)阻抗得到滿足，但電容降低了 100 倍，面積減小了 12 倍。由于減少了 BOM 數(shù)量，從而節(jié)省了成本，并縮小了 PCB 上電源電路的解決方案尺寸。

用于 IVR 和傳統(tǒng)穩(wěn)壓器的電容器可在表中找到。IVR 需要的電容器要少得多，而且需要的電容器尺寸更小。高帶寬調(diào)節(jié)允許移除用于傳統(tǒng)穩(wěn)壓器的大大容量電容器，將改進(jìn) PDN 所需的電容器限制為僅幾個(gè) 0402 和 0201 電容器，以滿足目標(biāo)阻抗。這有助于降低 PCB 復(fù)雜性、解決方案尺寸、BOM 數(shù)量，從而降低設(shè)計(jì)的最終成本。

傳統(tǒng)穩(wěn)壓器和 IVR 之間的輸出電容器和 PDN 電容器的比較表明，IVR 的輸出阻抗可以用更少的電容器進(jìn)行補(bǔ)償。

除了減少所需電容器的數(shù)量外，與圖 9 所示的傳統(tǒng)穩(wěn)壓器 （40 kHz） 相比，IVR 阻抗在更寬的頻率范圍 （2 MHz） 內(nèi)也更平坦、更一致，沒有可能導(dǎo)致不穩(wěn)定行為的不需要的諧振。這些諧振可能會(huì)導(dǎo)致電源不穩(wěn)定;在可能的情況下能夠減少它們是理想的。總體而言，使用 EP7123 等 IVR 可以使電源的行為更加可預(yù)測(cè)，同時(shí)還可以實(shí)現(xiàn)更簡(jiǎn)單的設(shè)計(jì)。

圖9. IVR 和傳統(tǒng)穩(wěn)壓器之間的 PDN 比較表明，在更寬的頻率范圍內(nèi)，IVR 的阻抗更平坦。

圖 10 所示的瞬態(tài)性能清楚地證明了具有更平坦的阻抗曲線隨頻率變化的好處。仿真將穩(wěn)壓器建模為簡(jiǎn)單的輸出阻抗模型。因此，它僅用于比較傳統(tǒng)調(diào)節(jié)器與 IVR 之間下垂的相對(duì)差異。

Empower 半導(dǎo)體圖10. IVR 的負(fù)載瞬態(tài)響應(yīng)要快得多，并且會(huì)導(dǎo)致輸出電壓下的下降更低。

IVR 的較低輸出電感導(dǎo)致對(duì)負(fù)載階躍的響應(yīng)更快，輸出電壓的下降更低。較低的輸出電壓下降使工程師能夠?qū)⑤敵鲭妷涸O(shè)置得更低，同時(shí)仍能滿足其系統(tǒng)的最低輸出電壓要求。這降低了 SoC 的靜態(tài)功耗，并允許為最大允許電壓留出更大的余量。

憑借超快恢復(fù)（<1 μs 對(duì) >15 μs），SoC 可以避免時(shí)鐘縮放或時(shí)鐘擴(kuò)展等緩解策略，并充分發(fā)揮其潛力。平坦的頻率響應(yīng)還消除了不需要的諧振，從而產(chǎn)生更清晰的瞬態(tài)響應(yīng)，沒有感應(yīng)尖峰。總體而言，與傳統(tǒng)穩(wěn)壓器設(shè)計(jì)相比，高頻 IVR 可實(shí)現(xiàn)更簡(jiǎn)單的設(shè)計(jì)和更高的性能。

使用 IVR 優(yōu)化 Power-Deliver 網(wǎng)絡(luò)

在現(xiàn)代電子產(chǎn)品中，F(xiàn)PGA、SoC 和 CPU 等負(fù)載需要具有低阻抗和平坦頻率響應(yīng)的 PDN，以便穩(wěn)壓器能夠充分地為動(dòng)態(tài)負(fù)載供電。傳統(tǒng)的穩(wěn)壓器需要許多大容量電容器、旁路電容器和本地高頻電容器，以補(bǔ)償穩(wěn)壓器的較高輸出阻抗（高輸出阻抗）、PCB 中的寄生電感和電容器的 ESL。

盡管添加了所有電容器來改善 PDN，但仍可能發(fā)生不需要的諧振，從而導(dǎo)致電源振蕩，并且無法避免緩慢恢復(fù)到動(dòng)態(tài)負(fù)載階躍。

高頻 IVR（如 Empower Semiconductor 的 EP7123）可用于優(yōu)化 PDN 以消除不需要的振蕩。IVR 通?？梢灾苯臃胖迷谪?fù)載下方，這簡(jiǎn)化了 PDN 并減少了 PCB 走線和過孔的功率損耗。IVR 集成了輸入和輸出電容器，從而減少了 PCB 上的元件數(shù)量。

與傳統(tǒng)穩(wěn)壓器相比，更高的開關(guān)頻率可在更寬的帶寬上提供低阻抗，從而大大減少 PCB 上需要的輸出電容器。這允許在頻率范圍內(nèi)實(shí)現(xiàn)更平坦的輸出阻抗（沒有不需要的峰值和谷值）。

垂直供電可減少 PCB 層數(shù)，從而降低 PCB 復(fù)雜性。在負(fù)載下放置有助于釋放頂層的 PCB 空間，這些空間可用于放置無法放置在底層的內(nèi)存或其他元件。

總體而言，IVR 使設(shè)計(jì)人員能夠顯著提高電源完整性，同時(shí)減少組件數(shù)量。