上周在 IEEE 國際固態(tài)電路會議 （ISSCC） 上，先進芯片制造領(lǐng)域最大的兩個競爭對手 Intel 和 TSMC 詳細介紹了使用其最新技術(shù) Intel 18a 和 TSMC N2 構(gòu)建的關(guān)鍵內(nèi)存電路 SRAM 的功能.多年來，芯片制造商不斷縮小電路規(guī)模的能力有所放緩，但縮小 SRAM 尤其困難，因為 SRAM 由大型存儲單元陣列和支持電路組成。

兩家公司最密集封裝的 SRAM 模塊使用 0.021 平方微米的存儲單元，每平方毫米 38.1 兆比特。該密度相當(dāng)于 Intel 的 23% 和 TSMC 的 12% 的提升。有點令人驚訝的是，同一天早上，Synopsys 推出了一種 SRAM 設(shè)計，該設(shè)計使用上一代晶體管實現(xiàn)了相同的密度，但運行速度不到一半。

英特爾和臺積電的技術(shù)是兩家公司首次使用一種稱為納米片的新型晶體管架構(gòu)。（三星在上一代人之前就過渡到納米片。在前幾代產(chǎn)品中，電流通過鰭狀通道區(qū)域流過晶體管。該設(shè)計意味著，增加晶體管可以驅(qū)動的電流（以便電路可以更快地運行或涉及更長的互連）需要向器件添加更多的鰭片。納米片器件去掉了鰭片，將它們換成一堆硅帶。重要的是，這些納米片的寬度因器件而異，因此可以以更靈活的方式增加電流。

“納米片似乎使 SRAM 比其他幾代產(chǎn)品具有更好的擴展性，”內(nèi)存咨詢公司 Objective Analysis 的首席分析師 Jim Handy 說。

靈活的晶體管制造更小、更好的 SRAM

SRAM 單元在 6 晶體管電路中存儲一個位。但是晶體管并不相同，因為它們對它們有不同的要求。在基于 FinFET 的單元中，這可能意味著構(gòu)建兩對器件，每對器件有兩個鰭片，其余兩個晶體管各有一個鰭片。

納米片器件“在 SRAM 單元的大小上提供了更大的靈活性，”臺積電高級總監(jiān)兼 IEEE 院士 Tsung-Yung Jonathan Chang 說。他說，帶有納米片的晶體管之間的意外變化較少，這一質(zhì)量提高了 SRAM 的低電壓性能。

兩家公司的工程師都利用了納米片晶體管的靈活性。對于以前稱為下拉和通柵晶體管的雙鰭器件，納米片器件在物理上可能比它們所取代的兩個獨立鰭片更窄。但是由于納米片堆棧的總硅面積更大，因此它可以驅(qū)動更多的電流。對于 Intel 來說，這意味著單元面積減少了 23%。

“通常，位線已經(jīng)卡在 256 位一段時間了。對于 N2...我們可以將其擴展到 512。它將密度提高了近 10%?！猅sung-Yung Jonathan Chang，臺積電

英特爾詳細介紹了內(nèi)存電路的兩個版本，高密度和高電流版本，后者更多地利用了納米片的柔韌性。在 FinFET 設(shè)計中，通柵和下拉晶體管具有相同的鰭片數(shù)量，但納米片允許英特爾使下拉晶體管比通柵器件更寬，從而降低了最低工作電壓。

除了納米片晶體管，Intel 18a 也是第一個包含背面供電網(wǎng)絡(luò)的技術(shù)。直到 18a，通常很厚的輸電互連和更精細的信號傳輸互連都構(gòu)建在硅之上。背面電源將電源互連移動到硅下方，在那里它們可以更大、電阻更小，通過穿過硅的垂直連接為電路供電。該方案還為信號互連釋放了空間。

對于 FinFET 器件，SRAM 的傳輸柵極 （PG） 和下拉 （PD） 晶體管需要比其他晶體管驅(qū)動更多的電流，因此它們由兩個鰭片制成。使用納米片晶體管，SRAM 可以具有更靈活的設(shè)計。在 Intel 的大電流設(shè)計中，PG 器件比其他器件更寬，但 PD 晶體管甚至比這更寬，以驅(qū)動更大的電流。英特爾

然而，英特爾技術(shù)主管兼經(jīng)理 Xiaofei Wang 告訴 ISSCC 的工程師，背面電源對縮小 SRAM 位單元本身沒有幫助。他說，事實上，在電池內(nèi)使用背面電源可以將其面積擴大 10%。因此，英特爾的團隊將其限制在外圍電路和位元陣列的周邊。在前者中，它有助于縮小電路，因為工程師能夠在 SRAM 單元下方構(gòu)建一個關(guān)鍵電容器。

臺積電尚未轉(zhuǎn)向反向電源。但它能夠僅從納米片晶體管中提取有用的電路級改進。由于晶體管的靈活性，TSMC 工程師能夠延長位線的長度，即單元寫入和讀取的連接。較長的位線連接更多的 SRAM 單元，意味著存儲器需要更少的外圍電路，從而縮小了整體面積。

“通常，位線會卡在 256 位一段時間，”Chang 說?！皩τ?N2......我們可以將其擴展到 512。它將密度提高了近 10%。

新思科技擠壓 SRAM 電路

Synopsys 銷售電子設(shè)計自動化工具和電路設(shè)計，工程師可以購買這些工具并將其集成到他們的系統(tǒng)中，其密度與臺積電和英特爾大致相同，但使用的是當(dāng)今最先進的 FinFET 技術(shù) 3 納米。該公司的密度增益主要來自控制 SRAM 陣列本身的外圍電路，特別是所謂的接口雙軌架構(gòu)與擴展范圍電平轉(zhuǎn)換器相結(jié)合。

Synopsys 產(chǎn)品管理高級總監(jiān) Rahul Thukral 解釋說，為了節(jié)省功耗，尤其是在移動處理器中，設(shè)計人員已經(jīng)開始以不同的電壓驅(qū)動 SRAM 陣列和外圍電路。稱為雙軌，這意味著外設(shè)可以在需要時以低電壓運行，而 SRAM 位單元以較高電壓運行，因此它們丟失位的可能性較小。

但這意味著 SRAM 單元中代表 1 和 0 的電壓與外圍的電壓不匹配。因此，設(shè)計人員采用了稱為電平轉(zhuǎn)換器的電路來進行補償。

新的 Synopsys SRAM 通過將電平轉(zhuǎn)換器電路放置在與外設(shè)的接口處而不是單元陣列的深處，并使電路更小，從而提高了存儲器的密度。該公司所謂的“擴展范圍電平轉(zhuǎn)換器”將更多功能集成到電路中，同時使用具有更少鰭片的 FinFET，從而使 SRAM 整體更加緊湊。

但根據(jù) Thukral 的說法，密度并不是對其有利的唯一點。“它允許兩個電源軌相距非常遠，”他說，指的是位單元電壓和外圍電壓。位單元的電壓可以在 540 毫伏到 1.4 伏之間運行，而外圍的電壓可以低至 380 mV。他說，這種電壓差使 SRAM 能夠很好地工作，同時最大限度地降低功耗。“當(dāng)你把它降到非常非常低的電壓時......它大大降低了功率，而這正是當(dāng)今 AI 世界所喜歡的，“他說。

當(dāng)被問及類似的電路設(shè)計是否有助于在未來的納米片技術(shù)中縮小 SRAM 時，Thukral 說：“答案是 100% 是的。

盡管 Synopsys 設(shè)法在密度上與 TSMC 和 Intel 相媲美，但其產(chǎn)品的運行速度要慢得多。Synopsys SRAM 的最大頻率為 2.3 GHz，而臺積電 SRAM 的最快版本為 4.2 GHz，英特爾的 SRAM 為 5.6 GHz。

“令人印象深刻的是，Synopsys 可以在 3 nm 上達到相同的密度，而且從長遠來看，它的頻率將與該節(jié)點的大眾市場硅相關(guān)，”More Than Moore 首席分析師 Ian Cutress 說。“它還展示了工藝節(jié)點很少是靜態(tài)的，像 SRAM 這樣新的、密集的設(shè)計仍在出現(xiàn)。”