在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 差分電路如何避免干擾?

            差分電路如何避免干擾?

            作者: 時間:2024-12-16 來源:硬件筆記本 收藏

            一、什么是?

            在兩導(dǎo)線之間傳輸,屬于對稱性干擾,它定義為任何兩個載流導(dǎo)體之間的不希望存在的電位差。它通常由接地干擾、電源干擾等因素引起,這些因素可能導(dǎo)致系統(tǒng)運(yùn)行不穩(wěn)定、數(shù)據(jù)錯誤等問題。

            本文引用地址:http://www.biyoush.com/article/202412/465532.htm


            二、如何消除?

            消除差模干擾的方法有以下幾種:

            1.通過差模信號增加接地絕緣:在設(shè)計(jì)中使用絕緣放大器或絕緣變壓器等元件,將信號的差模分離,避免差模信號對接地的影響。

            2.降低共模噪聲:通過設(shè)計(jì)合適的濾波器、使用低噪聲電源等方法來降低共模噪聲的水平,減少差模干擾。

            3.優(yōu)化接地電路:在PCB設(shè)計(jì)中,合理規(guī)劃接地布局,減少接地路徑,降低接地電阻,避免形成環(huán)路等不良影響。

            4.增加防護(hù)措施:采取屏蔽、屏蔽線等措施,保護(hù)外部電磁場,減少差動模塊的干擾。

            5.提高信號彈簧性能:通過使用適當(dāng)?shù)男盘柨刂萍夹g(shù),如差分驅(qū)動和差分接收,可以提高信號彈簧的性能和抗干擾性能。

            總之,消除差分模塊的干擾需要綜合考慮信號源、接收器、傳輸介質(zhì)和接地等因素。以及相應(yīng)的優(yōu)化和改進(jìn)措施。在高速PCB設(shè)計(jì)中越來越多地使用差分信號,并且電路中最重要的信號通常具有差分結(jié)構(gòu)。

            為什么這樣呢?和普通的單端信號走線相比,差分信號有抗干擾能力強(qiáng)、能有效抑制EMI、時序定位精確的優(yōu)勢。


            三、應(yīng)用中布線的要求

            在電路板上,差分走線必須是等長、等寬、緊密靠近、且在同一層面的兩根線。


            1.等長

            等長是指兩條線的長度要盡量一樣長,是為了保證兩個差分信號時刻保持相反極性。減少共模分量。

            2.等寬和等距

            等寬是指兩條信號的走線寬度需要保持一致,等距是指兩條線之間的間距要保持不變,保持平行。

            3.阻抗最小變化

            當(dāng)設(shè)計(jì)具有差分信號的PCB時,最重要的事情之一是確定應(yīng)用的目標(biāo)阻抗并相應(yīng)地規(guī)劃差分對。此外,阻抗變化保持盡可能低。差分線路阻抗取決于線路寬度、線路耦合、銅厚度、PCB材料和堆疊等因素。當(dāng)你試圖避免任何改變差分阻抗的事情時,可考慮以上情況。


            四、常見問題誤區(qū)

            誤區(qū)一:認(rèn)為差分信號不需要地平面作為回流路徑,或者認(rèn)為差分走線彼此為對方提供回流途徑。

            這種誤解的原因是對表面現(xiàn)象的混淆或?qū)Ω咚傩盘杺鬏敊C(jī)制的理解不足。對電源和地面上可能存在的類似和其他噪聲信號是不敏感的。

            在PCB電路設(shè)計(jì)中,差分線之間的耦合通常較低,通常為耦合度的10%至20%,更多的是對地耦合,因此差分走線的主要回流路徑始終存在于地平面上。

            當(dāng)局部平面在沒有參考平面的情況下斷裂時,差分走線之間的耦合將提供主回路,雖然參考平面斷裂對差分走線的影響對單端走線來說并不嚴(yán)重,但它降低了差分信號的質(zhì)量,并可能增加了EMI,所以要盡量避免。

            誤區(qū)二:認(rèn)為保持等間距比匹配線長更重要。

            在實(shí)際PCB布線中,差分設(shè)計(jì)的要求往往不能同時滿足,由于腳管分布、過孔和步線空間等因素,必須通過適當(dāng)?shù)睦@線來實(shí)現(xiàn)線路長度匹配的目標(biāo),但結(jié)果是:差分線的一部分不能平行。

            PCB差分走線的設(shè)計(jì)中最重要的規(guī)則就是匹配線長,其它的規(guī)則都可以根據(jù)設(shè)計(jì)要求和實(shí)際應(yīng)用進(jìn)行靈活處理。


            差分信號實(shí)際應(yīng)用電路圖

            誤區(qū)三:認(rèn)為差分走線一定要靠得很近。

            差分線的靠近只不過是加強(qiáng)它們的耦合,提高對噪聲的免疫力,并充分利用磁場的相反極性來抵消外界的電磁場干擾。

            雖然這種方法在大多數(shù)情況下非常有用的,但它不是絕對的,如果我們確保它們完全免受外部干擾,我們將不再需要允許彼此之間的強(qiáng)大通信來實(shí)現(xiàn)防止干擾和抑制EMI的目標(biāo)。

            如何保證差分線的良好隔離和保護(hù)?增加與其他信號線的距離是最基本的方法之一,電磁場能量根據(jù)距離的平方關(guān)系減小,當(dāng)線路之間的總距離是線路寬度的4倍時,它們之間的干擾非常微弱,基本上被忽略。

            此外,通過地平面的隔離也可以起到很好的屏蔽作用,這種結(jié)構(gòu)在高頻的(10G以上)IC封裝PCB設(shè)計(jì)中經(jīng)常會采用,被稱為CPW結(jié)構(gòu),可以保證嚴(yán)格的差分阻抗控制。




            關(guān)鍵詞: 差模干擾 差分電路

            評論


            相關(guān)推薦

            技術(shù)專區(qū)

            關(guān)閉