自力積電官網(wǎng)獲悉，力積電Logic-DRAM多層晶圓堆疊技術(shù)獲AMD等美、日大廠采用，將結(jié)合一線晶圓代工廠的先進(jìn)邏輯制程，開發(fā)高帶寬、高容量、低功耗的3D AI芯片，發(fā)揮3D晶圓堆疊的優(yōu)勢(shì)，為大型語言模型人工智能（LLM_AI）應(yīng)用及AI PC提供低成本、高效能的解決方案。

同時(shí)針對(duì)GPU與HBM（高帶寬內(nèi)存）的高速傳輸需求，力積電推出的高密度電容IPD的2.5D Interposer（中間層），也通過國際大廠認(rèn)證，將在該公司銅鑼新廠導(dǎo)入量產(chǎn)。