【干貨】使用 MOS管構(gòu)建雙向邏輯電平轉(zhuǎn)換器

作者：時(shí)間：2024-06-26 來源：李工談元器件

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

今天可以大家分享的是：使用 MOS 管構(gòu)建一個(gè)簡(jiǎn)單的雙向邏輯電平轉(zhuǎn)換器電路

本文引用地址：http://www.biyoush.com/article/202406/460354.htm

邏輯電壓電平的變化范圍很大，從1.8V-5V。標(biāo)準(zhǔn)邏輯電壓為5V、3.3V、1.8V等。但是，使用 5V邏輯電平的系統(tǒng)/控制器（如Arduino）如何與使用3.3V邏輯電平的另一個(gè)系統(tǒng)（如ESP8266）通信呢？

這個(gè)時(shí)候就需要用到邏輯電平轉(zhuǎn)換器，這里還將介紹 MOS管構(gòu)建一個(gè)簡(jiǎn)單的雙向邏輯電平轉(zhuǎn)換器電路。

一、高電平和低電平輸入電壓

從微處理器/微控制器方面來看，邏輯電平的值不是固定的，對(duì)此有一定的耐受性，例如，5V邏輯電平微控制器可以接受的邏輯高電平（邏輯1）為最小2.0V（最小高電平輸入電壓）到最大5.1V（最大高電平輸入電壓）。

同樣，對(duì)于邏輯低（邏輯0），可接受的電壓值是從0V（最小低電平輸入電壓）到最大值8V（最大低電平輸入電壓）。

上述示例適用于5V邏輯電平微控制器，也可以使用3.3V和1.8V邏輯電平微控制器。在這種類型的微控制器中，邏輯電平電壓范圍會(huì)有所不同。

使用電壓電平轉(zhuǎn)換器時(shí)，應(yīng)注意高電壓值和低電壓值要在這些參數(shù)的限制范圍內(nèi)。

二、雙向邏輯電平轉(zhuǎn)換器

在實(shí)際應(yīng)用，經(jīng)常會(huì)使用兩種類型的電平轉(zhuǎn)換器：?jiǎn)蜗蜻壿嬰娖睫D(zhuǎn)換器和雙向邏輯電平轉(zhuǎn)換器。

1、單向電平轉(zhuǎn)換器

在單向電平轉(zhuǎn)換器中，輸入引腳專用于一個(gè)電壓域，輸出引腳專用于另一個(gè)電壓域。

2、雙向電壓轉(zhuǎn)換器

但雙向電壓轉(zhuǎn)換器可以在兩個(gè)方向上轉(zhuǎn)換邏輯信號(hào)，每個(gè)電壓域不僅有輸入引腳，而且有輸出引腳。

例如你向輸入側(cè)提供5.5V，在輸出側(cè)轉(zhuǎn)換為3.3V，同樣，如果向輸出側(cè)提供3.3V，將在輸入側(cè)轉(zhuǎn)換為5V。

下面將構(gòu)建一個(gè)簡(jiǎn)單的雙向電平轉(zhuǎn)換器，并測(cè)試由高到低轉(zhuǎn)換和低到高轉(zhuǎn)換。

三、簡(jiǎn)單的雙向邏輯電平轉(zhuǎn)換器

下面顯示了一個(gè)簡(jiǎn)單的雙向邏輯轉(zhuǎn)換器電路：

簡(jiǎn)單的雙向邏輯轉(zhuǎn)換器電路

該電路使用 N 溝道 MOS 管將低電壓邏輯電平轉(zhuǎn)換為高電壓邏輯電平，也可以使用電阻分壓器構(gòu)建簡(jiǎn)單的邏輯電平轉(zhuǎn)換器，但會(huì)導(dǎo)致電壓損失。

該電路還使用了兩個(gè)附加組件：R1和R2，為上拉電阻，數(shù)量比較少，也算一種解決方案。

四、使用MOS管的5V和3.3V電平轉(zhuǎn)換器

5V-3.3V雙向邏輯電平轉(zhuǎn)換器電路如下所示：

5V-3.3V雙向邏輯電平轉(zhuǎn)換器電路

從上圖可以看到，向電阻 R1 和 R2 提供 5V 和 3.3V 的恒定電壓。Low_side_Logic_Input和High_Side_Logic_Input引腳可以互換用作輸入和輸出引腳。

上述電路中使用的元件是

R1 - 4.7k
R2 - 4.7k
Q1 - BS170（N 溝道 MOSFET）。

兩個(gè)電阻的容差均為 1%。容差為 5% 的電阻也可以。BS170 MOS管的引腳排列如下圖所示，按漏極、柵極和源極的順序排列。

該電路結(jié)構(gòu)由兩個(gè)上拉電阻組成，每個(gè)電阻為 4.7k。MOS 管的漏極和源極引腳被上拉至所需的電壓電平（在本例中為 5V 和 3.3V），以實(shí)現(xiàn)低到高或高到低的邏輯轉(zhuǎn)換。 R1 和 R2 可以使用 1k 到 10k 之間的值，因?yàn)樗鼈兊淖饔弥皇浅洚?dāng)上拉電阻。

為了達(dá)到完美的工作狀態(tài)，在構(gòu)建電路時(shí)需要滿足兩個(gè)條件：

第一個(gè)條件是，低電平邏輯電壓（本例中為3.3V）需要連接到MOS管的源極，高電平邏輯電壓（本例中為5V）必須連接到MOS管的漏極引腳。
第二個(gè)條件是，MOS管的柵極需要連接到低壓電源（本例中為 3.3V）。

五、雙向邏輯電平轉(zhuǎn)換器的仿真

1、雙向邏輯電平轉(zhuǎn)換器的仿真

通過使用仿真可以了解邏輯電平移位器電路的完整工作原理，正如下面看到的，在高電平到低電平邏輯轉(zhuǎn)換期間，邏輯輸入引腳在 5V 和 0V（地）之間切換，并且獲得的邏輯輸出為 3.3V 和 0V。

同樣，在低電平到高電平轉(zhuǎn)換期間，3.3V 和 0V 之間的邏輯輸入轉(zhuǎn)換為 5V 和 0V 的邏輯輸出，如下圖所示。

2、邏輯電平轉(zhuǎn)換器電路工作原理

滿足這兩個(gè)條件后，電路工作在三種狀態(tài)，下面為三種狀態(tài)：

1、當(dāng)?shù)蛡?cè)處于邏輯1/高狀態(tài)（3.3V）時(shí)
2、當(dāng)?shù)蛡?cè)處于邏輯0當(dāng)?shù)蛡?cè)處于邏輯0或低狀態(tài)(0V)時(shí)。
3、當(dāng)高側(cè)狀態(tài)從 1 變?yōu)?0 或從高變?yōu)榈停?V 變?yōu)?0V）時(shí)

當(dāng)?shù)投藶楦唠娖綍r(shí)，即 MOS 管的源極電壓為3.3V，由于未達(dá)到 MOS 管的 Vgs 閾值點(diǎn)，MOS 管不導(dǎo)通。此時(shí) MOS 管的柵極為 3.3V，源極也為 3.3V。

因此，Vgs 為 0V，MOS 管關(guān)閉。邏輯 1 或低側(cè)輸入的高狀態(tài)通過上拉電阻 R2 在 MOS管的漏極側(cè)反映為 5V 輸出。

在這種情況下，如果 MOS 管的低側(cè)將其狀態(tài)從高變?yōu)榈?，則 MOS 管開始導(dǎo)通。源極處于邏輯 0，因此高端也變?yōu)?0。

上述兩個(gè)條件成功地將低電壓邏輯狀態(tài)轉(zhuǎn)換為高電壓邏輯狀態(tài)。

另一種工作狀態(tài)是MOS管的高側(cè)狀態(tài)從高電平變?yōu)榈碗娖綍r(shí)，這是漏極襯底二極管開始導(dǎo)通的時(shí)間，

MOS管在低壓側(cè)被下拉至低電壓電平，直到 Vgs 跨越閾值點(diǎn)。低壓段和高壓段母線在相同電壓水平下均變低。

3、轉(zhuǎn)換器的開關(guān)速度

設(shè)計(jì)邏輯電平轉(zhuǎn)換器時(shí)要考慮的另一個(gè)參數(shù)是轉(zhuǎn)換速度。由于大多數(shù)邏輯轉(zhuǎn)換器將在 USART、I2C 等通信總線之間使用，因此邏輯轉(zhuǎn)換器切換得足夠快（轉(zhuǎn)換速度）以與通信線路的波特率相匹配非常重要。

轉(zhuǎn)換速度與 MOS管的開關(guān)速度相同。因此，在上面的案例中，根據(jù) BS170 數(shù)據(jù)表，MOS管的導(dǎo)通時(shí)間和 MOS管的關(guān)斷時(shí)間如下所述。

這里的MOS管需要10nS開啟和10nS關(guān)閉，這意味著它可以在一秒鐘內(nèi)打開和關(guān)閉10,00,000次。假設(shè)我們的通信線路以每秒115200位的速度（波特率）運(yùn)行，那么這意味著它在一秒鐘內(nèi)僅打開和關(guān)閉1,15,200次。因此我們也可以很好地使用我們的設(shè)備進(jìn)行高波特率通信。