聯(lián)電昨（2）日所推出業(yè)界首項RFSOI 3D IC解決方案，此55奈米RFSOI制程平臺上所使用的硅堆棧技術(shù)，在不損耗射頻（RF）效能下，可將芯片尺寸縮小逾45％，聯(lián)電表示，此技術(shù)將應(yīng)用于手機、物聯(lián)網(wǎng)和AR/VR，為加速5G世代鋪路，且該制程已獲得多項國際專利，準備投入量產(chǎn)。

聯(lián)電表示，RFSOI是用于低噪聲放大器、開關(guān)和天線調(diào)諧器等射頻芯片的晶圓制程。隨著新一代智能手機對頻段數(shù)量需求的不斷增長，聯(lián)電的RFSOI 3D IC解決方案，利用晶圓對晶圓的鍵合技術(shù)，并解決了芯片堆棧時常見的射頻干擾問題，將裝置中傳輸和接收數(shù)據(jù)的關(guān)鍵組件，透過垂直堆棧芯片來減少面積，以解決在裝置中為整合更多射頻前端模塊帶來的挑戰(zhàn)。該制程已獲得多項國際專利，準備投入量產(chǎn)。

聯(lián)電指出，RFSOI解決方案系列從130到40奈米的制程技術(shù)，以8吋和12吋晶圓生產(chǎn)，目前已完成超500個產(chǎn)品設(shè)計定案，出貨量更高達380多億顆。

聯(lián)電技術(shù)開發(fā)處執(zhí)行處長馬瑞吉（Raj Verma）表示，聯(lián)電領(lǐng)先業(yè)界以創(chuàng)新射頻前端模塊的3D IC技術(shù)打造最先進的解決方案，這項突破性技術(shù)不僅解決5G/6G智慧手機頻段需求增加所帶來的挑戰(zhàn)，更有助于在行動、物聯(lián)網(wǎng)和虛擬現(xiàn)實的裝置中，透過同時容納更多頻段來實現(xiàn)更快的數(shù)據(jù)傳輸。未來將持續(xù)開發(fā)如5G毫米波芯片堆棧技術(shù)的解決方案，以滿足客戶對射頻芯片的需求。