預(yù)計(jì)到2028年，物聯(lián)網(wǎng)設(shè)備的數(shù)量將增加一倍以上，處理能力需求也將同步增長。設(shè)備數(shù)量的激增會推動(dòng)產(chǎn)生對于更高數(shù)量I/O的需求、對更通用I/O的需求，以及對于邊緣端安全解決方案的需求；處理能力需求的提升則需要更強(qiáng)且更有效率的處理器，這些需求的驅(qū)動(dòng)下，經(jīng)濟(jì)型FPGA迎來了全新的市場發(fā)展機(jī)遇。

作為經(jīng)濟(jì)型FPGA的經(jīng)典系列，從1998年Spartan FPGA首發(fā)以來持續(xù)推動(dòng)著包括日常所使用技術(shù)的進(jìn)步以及醫(yī)療機(jī)器人和宇航探索等很多突破性的進(jìn)展，特別是最近這些年在諸多邊緣互聯(lián)應(yīng)用中收獲了廣泛的應(yīng)用場景。在總結(jié)Spartan FPGA為何如此受推崇時(shí)，AMD自適應(yīng)和嵌入式計(jì)算事業(yè)部成本優(yōu)化型芯片營銷高級經(jīng)理Rob Bauer直言，因?yàn)锳MD把很多前瞻性的產(chǎn)品特性跟比較小型化的器件的尺寸規(guī)格、較低的密度和較優(yōu)化的成本進(jìn)行了出色的結(jié)合。

現(xiàn)在AMD推出了全新的第六代Spartan FPGA產(chǎn)品，在設(shè)計(jì)新一代Spartan UltraScale+ FPGA 系列的時(shí)候，AMD根據(jù)市場需求的變化提供了非常高的I/O的密度，低功耗和極為領(lǐng)先的安全功能，Rob Bauer坦言這將讓客戶可以在更小的器件上實(shí)現(xiàn)更多的功能，同時(shí)能夠去降低總成本占地的面積、體積，還有功耗。同時(shí)，新一代的Spartan UltraScale+ FPGA 系列產(chǎn)品采用了經(jīng)業(yè)界驗(yàn)證的16納米FinFET制程工藝，相比于上一代28nm工藝可以讓器件實(shí)現(xiàn)高達(dá)30%的功耗降低。依靠UltraRAM存儲的支持，新一代產(chǎn)品片上內(nèi)存總數(shù)也得到增加，同時(shí)具有更快的收發(fā)器速度，其高達(dá)16.3 Gb/s，輔以PCIe4硬化功能，從而提供更快、更高效的數(shù)字信號處理能力，它的速度可以多達(dá)384個(gè)DSP48E2塊。新的Spartan UltraScale+ FPGA提供了三種不同類型的I/O，可以支持MIPI D-PHY協(xié)議，多達(dá)572個(gè)I/O，支持3.3V電壓，3.2 G MIPI D-PHY。此外，AMD也對相關(guān)的互聯(lián)IP進(jìn)行了硬化，例如DDR內(nèi)存和PCIe，這樣就能讓邏輯單元更好地運(yùn)行，進(jìn)一步實(shí)現(xiàn)接口效率提升與降低功耗。

邊緣端安全性現(xiàn)在對客戶越來越重要。第六代Spartan UltraScale+ FPGA系列提供了AMD 成本優(yōu)化型FPGA產(chǎn)品組合中最多的安全功能，比如后量子密碼技術(shù)（PQC）和AES-GCM，這些用于比較高速安全的配置和物理不可克隆功能（PUF），進(jìn)一步減少單一事件干擾（SEU）造成的威脅。其中，支持后量子密碼技術(shù)并具備獲 NIST 批準(zhǔn)的算法，能提供先進(jìn)的 IP 保護(hù)，抵御不斷演進(jìn)的網(wǎng)絡(luò)攻擊和威脅。物理不可克隆功能會為每個(gè)器件提供唯一指紋，以提升安全性。PPK/SPK 密鑰支持有助于管理過期或受損安全密鑰，而差異化功率分析則有助于防止側(cè)信道攻擊。器件包含永久性篡改懲罰，以進(jìn)一步防止誤用。最大限度延長正常運(yùn)行時(shí)間，增強(qiáng)的單事件干擾性能有助于客戶進(jìn)行快速、安全配置，并提升可靠性。

客戶如何通過Spartan UltraScale+ FPGA系列做設(shè)計(jì)來節(jié)約成本呢？AMD 自適應(yīng)和嵌入式計(jì)算事業(yè)部FPGA成本優(yōu)化型產(chǎn)品組合產(chǎn)品線經(jīng)理Romisaa Samhoud以圖2為例進(jìn)行了說明，如果是200以上I/O小的密度的器件，使用現(xiàn)行的Spartan 7S50產(chǎn)品（28納米器件）是用200個(gè)I/O，如果換成Spartan UltraScale+ FPGA系列更小的設(shè)備，同樣數(shù)量的I/O，它可以實(shí)現(xiàn)成本的節(jié)約。同時(shí)這個(gè)設(shè)計(jì)可以在同樣的I/O數(shù)量但是更小的器件上來進(jìn)行，也就是SU10P。如果客戶的設(shè)計(jì)采用軟DDR內(nèi)存控制器，3萬個(gè)邏輯單元，還有5萬個(gè)邏輯單元的用戶邏輯，可以看到它可以放到7A100T里，在Spartan UltraScale+ FPGA系列我們還有硬化IP，客戶的設(shè)計(jì)可以完全放在SU55P這樣的規(guī)格上節(jié)約整個(gè)架構(gòu)的空間及成本。

圖2

在軟件開發(fā)工具方面，AMD FPGA 和自適應(yīng) SoC 全產(chǎn)品組合由 AMD Vivado 設(shè)計(jì)套件和 Vitis 統(tǒng)一軟件平臺提供支持，幫助開發(fā)人員提高他們工作效能的最好辦法就是只需要學(xué)會用一套工具就能夠保持高效的工作效能。AMD的軟件工具使硬件與軟件設(shè)計(jì)人員能夠通過一款設(shè)計(jì)人員環(huán)境進(jìn)行從設(shè)計(jì)到驗(yàn)證，充分利用這些工具及所包含 IP 的生產(chǎn)力優(yōu)勢。