意法半導體(ST)和GlobalFoundries (GF)剛剛簽署了一份諒解備忘錄，將在意法半導體位于法國Crolles的現有晶圓廠旁邊新建一座聯合運營的300毫米半導體晶圓廠。新工廠將支持多種半導體技術和工藝節(jié)點，包括FD-SOI。ST和GF預計，該晶圓廠將于2024年開始生產芯片，到2026年將達到滿負荷生產，每年生產多達62萬片300毫米晶圓。

法國東南部的Crolles，距離意大利邊境不遠，長期以來一直是FD-SOI發(fā)展的溫床。從許多方面來看，FD-SOI是一種技術含量較低的方法，可以實現FinFETs和GAA fet的一些優(yōu)勢，包括更高的速度、更低的功耗，以及由于導電溝道完全耗盡(未摻雜)，芯片上晶體管與晶體管之間的參數變化更小。更少的片內參數變化意味著ic設計人員可以減少所需的設計裕量(包括電源電壓和時序),從而提高芯片速度，并通過降低所需的工作電壓來降低功耗。

加州大學柏克萊分校的胡正明博士和他的團隊早在1999年就根據DARPA的合約開發(fā)了FinFETs。DARPA取消了這份合同，因為很明顯，平面場效應晶體管在運行了半個世紀后，隨著尺寸越來越小，最終會耗盡氣體。DARPA尋求替代方案。

小型平面FET存在短溝道泄漏問題，這使得FET無法完全關斷。FinFET相對于平面FET的優(yōu)勢在于fin FET架構在FET溝道的四個邊中的三個邊周圍構建了柵極。這種布置允許來自柵極的電場更深地穿透到FET的傳導溝道中，這減少了短溝道泄漏，并且允許更好地控制通過溝道的電流。

隨著平面FET尺寸的縮小，短溝道泄漏的幅度增加，導致功耗和散熱挑戰(zhàn)增加，并迫使半導體制造商采用FinFETs。早在2011年，英特爾就是第一家將finfet用于其22納米工藝節(jié)點的商業(yè)半導體公司，這比finfet的首次開發(fā)晚了十多年。FinFETs目前幾乎普遍用于采用20nm工藝節(jié)點或更新工藝節(jié)點制造的芯片。

然而，FinFETs現在已經沒有氣體了。驅動FinFET晶體管柵極的三個邊不再能實現所需的速度和低漏電流。我們現在必須驅動FET柵極的所有四個邊，以獲得性能良好的晶體管。進入GAAFETs，它已經在三星的3納米工藝節(jié)點的晶圓廠生產。英特爾和TSMC也將分別為其英特爾20A和N22納米節(jié)點使用砷化鎵場效應晶體管。三星將其GAAFETs稱為“多橋溝道fet”(MBC fet)；英特爾稱它們?yōu)椤皫顖鲂w管”；TSMC稱之為納米片狀砷化鎵場效應晶體管。

像FinFETs一樣，GAAFETs是3D結構。GAAFET傳導通道不是由鰭片構成，而是由未摻雜的硅納米線、納米片或納米帶構成，這些納米線、納米片或納米帶非常薄，基本上是2D結構，采用原子層沉積(ALD)等先進工藝技術制成。這些納米級導電溝道完全被GAAFET的柵極結構所封裝。

FD-SOI FET的超薄導電溝道不會遭受與體硅制成的平面FET相同的泄漏效應。圖片來源:意法半導體。 

FD-SOI fet具有本質上是2D傳導溝道的東西，通過在薄的生長的二氧化硅絕緣層上結合或施加非常薄的、非常均勻的硅層來創(chuàng)建。如果FD-SOI FET的導電溝道足夠薄，則位于導電溝道頂部的晶體管柵極的電場會完全穿透溝道，因此不需要像GAAFETs那樣在所有四個側面包圍溝道的柵極結構。

除了FD-SOI襯底之外，FD-SOI fet以類似的方式制造，并且使用與制造平面fet相同的設備。GAA結構更復雜，需要使用昂貴的EUV光刻技術來制造所需的小結構。像FinFETs和GAA fet一樣，FD-SOI fet沒有短溝道泄漏問題，并且它們不像GAA fet那樣需要EUV光刻。因此，你可以稱FD-SOI晶體管為“幾乎全柵場效應晶體管”(GAAAFETs)。你可能會，但沒人會。

一個有趣的巧合是，由胡正明博士領導的同一加州大學伯克利分校團隊在1999年根據DARPA合同開發(fā)了FinFET，同時根據同一DARPA合同開發(fā)了非常類似于FD-SOI FET架構的東西。胡把這第二種FET結構稱為UTBSOI(超薄絕緣體上硅)。

與平面MOSFETs相比，FinFETs、GAAFETs和UTBSOI FETs具有許多優(yōu)勢:

• 更好的信號擺幅

• 對柵極長度和漏極電壓不太敏感

• 沒有隨機的摻雜劑波動，因為FinFETs鰭片、GAAFETs中的納米結構導電溝道和UTBSOI/FD-SOI fet中的薄導電溝道都是完全耗盡的——它們沒有摻雜

• 較高的導通電流和較低的泄漏

• 更低的Vdd和更低的泄漏，因此功耗更低

在FinFETs或GAAFETs和ut bsoi/FD-SOI fet之間至少有兩個重要的區(qū)別。首先，在FD-SOI FET的溝道下方添加反向偏置相對容易，這是通過晶圓上薄絕緣層下方的體硅襯底實現的。反向偏置允許您調整FET閾值電壓，調整性能和功耗。如果你決定變得非常奇特，你可以通過使用每個晶體管下的硅作為第二個柵極來調整芯片上的單個場效應晶體管。向FinFETs或GAAFETs添加反向偏置并不容易。第二，相對于FinFETs或GAAFETs，FD-SOI不會得到更小的晶體管，因此不會實現相同的晶體管密度。這是不需要昂貴的EUV光刻術的另一面。

FD-SOI處理仍然比傳統的平面IC處理昂貴，因為它需要特殊的FD-SOI晶片。它只是沒有制造小型FinFETs和GAAFETs所需的EUV光刻和其他3D處理技術昂貴。傳統的IC制造使用比FD-SOI晶片便宜得多的體硅晶片。FD-SOI晶片的主要供應商是位于Bernin的Soitec，它就在格勒諾布爾北部意法半導體Crolles fab complex的街道上。

巧合的是，Soitec、GF和ST以及CEA(法國替代能源和原子能委員會)在今年早些時候宣布了一項合作協議，共同定義FD-SOI行業(yè)的下一代路線圖。在該公告中，CEA主席Fran? ois Jacq表示:“CEA與意法半導體、Soitec和GlobalFoundries有著……長期的R&D深度合作歷史，并且一直非常積極地參與由歐盟委員會和成員國領導的旨在為FD-SOI建立完整生態(tài)系統的倡議，該生態(tài)系統包括材料供應商、設計公司、EDA工具提供商、無晶圓廠公司和最終用戶。”這些是構成FD-SOI“平臺”的元素

7月份的ST/GF FD-SOI備忘錄公告還稱，“ST和GF將獲得法國政府對新設施的重大財政支持。該工廠將為歐洲芯片法案的目標做出巨大貢獻，包括歐洲到2030年達到全球半導體產量20%的目標?！边@一聲明是歐洲對美國政府的一記猛擊，美國政府似乎在該國自己的芯片法案上拖后腿，這讓英特爾和TSMC等公司非常懊惱。然而，美國參眾兩院上周最終通過了該法案，預計美國總統喬·拜登將于本周簽署該法案使之成為法律。

看來法國正在大力發(fā)展FD-SOI，如果你不打算從ASML購買1.5億美元的EUV踏步機或下一代3億美元的“高NA”EUV踏步機，這是一個不錯的戰(zhàn)略。FD-SOI將FinFET和GAAFET的許多優(yōu)點賦予了一個便宜得多的工藝節(jié)點。GF已經提供了兩種FD-SOI工藝節(jié)點或平臺，稱為RF SOI和22納米FDX22。今年5月，GF發(fā)布了一個名為GF Connex的RF元平臺，該平臺整合了該公司RF SOI、FDX、SiGe和FinFET半導體平臺的元素，以滿足智能移動和物聯網設備以及通信基礎設施設備的各種通信需求。

就其本身而言，ST目前提供28納米FD-SOI工藝/平臺。28納米節(jié)點是目前業(yè)內最具成本效益的工藝節(jié)點，因此使用該節(jié)點有很多經濟效益。然而，技術不可避免地在前進，Crolles聯合聲明提到了18納米ST工藝技術。這似乎與ST的技術、制造、質量和供應鏈總裁Orio Bellezza在今年5月題為“技術與制造”的意法半導體資本市場日演講中討論的嵌入式PCM(非易失性相變存儲器)18納米FD-SOI工藝技術相同。

ST、GF和CEA的聯合聲明鞏固了FD-SOI在未來幾十年特定應用中作為GAAFETs可行替代品的地位，包括汽車、物聯網和移動市場中的應用。對于這些應用，重要的不是晶體管的數量；這就是那些晶體管能做的