本文詳細(xì)探討如何使用比較器來(lái)實(shí)現(xiàn)電路保護(hù)中的欠壓／過(guò)壓閉鎖，并利用電阻分壓器調(diào)整電源欠壓和過(guò)壓閉鎖閾值，同時(shí)透過(guò)導(dǎo)入遲滯設(shè)計(jì)來(lái)提高整個(gè)電路抗噪聲能力。

在電子設(shè)備的實(shí)際應(yīng)用中，可能會(huì)遇到輸入電壓不穩(wěn)的情況。例如使用電池的可攜式設(shè)備應(yīng)用，輸入電壓Vin可能很難保持非常穩(wěn)定。為了防止電壓過(guò)低或過(guò)高影響后續(xù)電路，有時(shí)有必要增加欠壓／過(guò)壓閉鎖設(shè)計(jì)。

欠壓閉鎖（UVLO）／過(guò)壓閉鎖（OVLO）兩個(gè)概念的定義如下：

? 欠壓閉鎖（UVLO）：輸入電壓達(dá)到某一閾值，后續(xù)電路導(dǎo)通，可防止下游電子系統(tǒng)在異常低的電源電壓下工作。

? 過(guò)壓閉鎖（OVLO）：輸入電壓超過(guò)某一閾值，后續(xù)電路斷開(kāi)，可保護(hù)系統(tǒng)免受極高電源電壓的影響。

本文探討如何使用比較器來(lái)實(shí)現(xiàn)欠壓／過(guò)壓閉鎖，并利用電阻分壓器調(diào)整電源欠壓和過(guò)壓閉鎖閾值，同時(shí)透過(guò)導(dǎo)入遲滯設(shè)計(jì)來(lái)提高整個(gè)電路抗噪聲能力。

欠壓閉鎖（UVLO）電路設(shè)計(jì)
如圖1所示，為了實(shí)現(xiàn)欠壓閉鎖（UVLO）電路設(shè)計(jì)，我們需要：

? 一個(gè)比較器

? 一個(gè)基準(zhǔn)電源VT

? 一個(gè)功率開(kāi)關(guān)（比如MOS晶體管）

? 分壓電阻，用來(lái)調(diào)節(jié)閾值

?



 
圖1 : 電阻分壓設(shè)計(jì)中的欠壓閉鎖電路（source：ADI）

當(dāng)輸入電壓從0 V開(kāi)始上升到UVLO閾值電壓之前，功率開(kāi)關(guān)保持?jǐn)嚅_(kāi)狀態(tài)；超過(guò)UVLO閾值電壓，功率開(kāi)關(guān)導(dǎo)通，整個(gè)電路正常工作。

欠壓閉鎖（UVLO）+ 過(guò)壓閉鎖（OVLO）電路設(shè)計(jì)
與使用兩個(gè)電阻串聯(lián)相比，三個(gè)電阻串聯(lián)可設(shè)置欠壓和過(guò)壓閉鎖閾值。



 
圖2 : 欠壓閉鎖（UVLO） + 過(guò)壓閉鎖（OVLO）電路設(shè)計(jì)（source：ADI）

如圖2所示，兩個(gè)比較器輸出連接到邏輯與門，邏輯與門再連接功率開(kāi)關(guān)。

當(dāng)輸入電壓從0V到UVLO閾值電壓，電路斷開(kāi)；從UVLO閾值電壓到OVLO閾值電壓，電路導(dǎo)通；超過(guò)OVLO閾值電壓，電路斷開(kāi)。

■ 功率開(kāi)關(guān)的選擇：N溝道MOS晶體管 vs. P溝道MOS晶體管
在欠壓／過(guò)壓閉鎖設(shè)計(jì)中，功率開(kāi)關(guān)可以使用N溝道或P溝道MOS晶體管來(lái)實(shí)現(xiàn)。

使用N溝道MOS晶體管做為功率開(kāi)關(guān)時(shí)，會(huì)有一個(gè)小問(wèn)題，如圖3所示：



 
圖3 : 使用N溝道MOS晶體管，做為欠壓閉鎖電路功率開(kāi)關(guān)（source：ADI）

當(dāng)柵極（G）電壓為低電壓（例如：0 V）時(shí)斷開(kāi)（高電阻）。當(dāng)柵極（G）電壓為高電壓時(shí)導(dǎo)通，為了完全導(dǎo)通（低電阻）N溝道MOS晶體管，柵極（G）電壓必須比源極電壓（S）高出MOS晶體管閾值電壓。而導(dǎo)通時(shí)，MOS晶體管源極（S）與漏極（D）電壓一致，也就是要求柵極（G）電壓必須比電源電壓高出MOS晶體管閾值電壓。因此，這需要使用電荷泵來(lái)解決這個(gè)問(wèn)題。

當(dāng)然，使用一些專用的欠壓／過(guò)壓保護(hù)芯片—例如LTC4365、LTC4367和LTC4368整合了比較器和電荷泵?？沈?qū)動(dòng)N溝道MOSFET，同時(shí)靜態(tài)功率消耗較低。

P溝道MOSFET不需要使用電荷泵，但閘極電壓極性相反；亦即低電壓時(shí)開(kāi)關(guān)導(dǎo)通，而高電壓時(shí)斷開(kāi)P溝道MOS晶體管。

帶有遲滯功能的欠壓閉鎖電路／欠壓閉鎖電路
對(duì)于上述應(yīng)用，如果輸入電壓上升緩慢并且有噪聲，或者在電池的應(yīng)用場(chǎng)景中，電池本身的內(nèi)阻導(dǎo)致電壓隨著負(fù)載電流變大而下降，比較器輸入電壓可能會(huì)在閾值電壓附近波動(dòng)。

為了避免這種類型的波動(dòng)導(dǎo)致電路的反復(fù)振蕩，需要導(dǎo)入遲滯來(lái)避免這種振蕩。比如使用有磁滯的比較器，或者加一些被動(dòng)組件來(lái)實(shí)現(xiàn)磁滯功能，進(jìn)而提高比較器抗噪聲能力。

如圖4所示，欠壓閉鎖電路中，在比較器的正輸入與輸出之間增加一個(gè)電阻（RH），來(lái)實(shí)現(xiàn)延遲。



 
圖4 : 帶有遲滯功能的欠壓閉鎖電路（source：ADI）

舉個(gè)直觀的例子，假設(shè)VT=1V,RT=10 × RB：

? 不加RH時(shí)，則上升和下降閾值為11 V。

? 增加RH= 100 × RB，則上升輸入閾值為11.1V，下降閾值為10.09V；亦即遲滯為1.01V。注意該方法對(duì)OVLO無(wú)效。

如果過(guò)壓OVLO需要帶有遲滯功能，該如何實(shí)現(xiàn)呢？增加遲滯的另一個(gè)方法是，可以加一個(gè)開(kāi)關(guān)來(lái)改變底部電阻有效值。


 
圖5 : 帶有遲滯功能的欠壓／過(guò)壓閉鎖電路（source：ADI）

如圖5：當(dāng)VIN高于閾值之后，比較器低電平輸出，斷開(kāi)M1，進(jìn)而使RH與整個(gè)電路斷開(kāi)

該方法在欠壓閉鎖電路和過(guò)壓閉鎖電路中均可使用。

■ 帶磁滯功能的比較器
要實(shí)現(xiàn)磁滯功能，一種簡(jiǎn)便的方法是直接使用帶磁滯功能的比較器。

可以在Digi-Key篩選器中，在類型欄中選擇「窗口」，即是帶磁滯功能的比較器。


 
圖6 : 在Digi-Key網(wǎng)站中搜索帶磁滯功能比較器

這模擬較器會(huì)針對(duì)上升輸入（例如：V +窗口寬度/2）和下降輸入（例如：V - 窗口寬度/2）提供不同的閾值。


 
圖7 : 帶磁滯功能比較器的輸入輸出關(guān)系（source：ADI LTC1042CN8#PBF數(shù)據(jù)手冊(cè)）

結(jié)論
依據(jù)比較器的相同控制電路，利用電阻分壓器，可以輕松實(shí)現(xiàn)欠壓和過(guò)壓電路設(shè)計(jì)。面對(duì)電源噪聲，可以使用帶有遲滯功能的比較器，也可以調(diào)節(jié)回饋來(lái)實(shí)現(xiàn)遲滯功能，以防止電源超過(guò)閾值時(shí)出現(xiàn)電源開(kāi)關(guān)打開(kāi)和關(guān)閉顫振。

（本文由Digi-Key Electronics提供；作者Alan Yang任職于得捷電子Digi-Key）