楷登電子（美國 Cadence 公司）近日宣布與TSMC合作，加速 3D-IC 多芯片設(shè)計創(chuàng)新。作為合作的一部分，CadenceòIntegrity?3D-IC 平臺是業(yè)界首個用于 3D-IC設(shè)計規(guī)劃、實現(xiàn)和系統(tǒng)分析的統(tǒng)一平臺，可用于TSMC 3DFabric? 先進封裝技術(shù)、TSMC全面的3D硅堆疊和先進封裝技術(shù)系列。此外，Cadence Tempus Timing Signoff Solution? 時序簽核解決方案進行了優(yōu)化升級，以支持新的堆疊靜態(tài)時序分析(STA) 簽核方法，從而縮短設(shè)計周期。得益于這些最新的里程碑，客戶可以放心采用 Cadence 3D-IC 解決方案和TSMC 3DFabric 先進封裝技術(shù)，打造具有競爭力的超大規(guī)模計算、移動和汽車應(yīng)用。

內(nèi)容提要

●   Cadence 3D-IC 解決方案以 Integrity 3D-IC 平臺為核心，提供集成的規(guī)劃、實現(xiàn)和系統(tǒng)分析，以優(yōu)化多個小芯片(Multi-Chiplet)系統(tǒng) PPA

●   Tempus? Timing Signoff Solution 時序簽核解決方案支持芯片間分析和 STA 技術(shù)，加快流片速度

●   Voltus IC Power Integrity Solution 與 Celsius Thermal Solver 緊密結(jié)合，有助于進行早期多芯片壓降和熱分析，以提高設(shè)計的穩(wěn)健性

●   客戶可以放心采用 Cadence 3D-IC 解決方案和TSMC 3DFabric 技術(shù)，打造新一代超大規(guī)模計算、移動和汽車應(yīng)用

Cadence 3D-IC 解決方案支持全套的TSMC 3D 硅堆疊和先進封裝技術(shù)，包括集成扇出（Integrated Fan-Out, InFO）、晶圓級封裝 (Chip-o-Wafer-on-Substrate, CoWoS^?) 和集成芯片系統(tǒng)（System-on-Integrated-Chips，TSMC-SoIC?）。該 3D-IC 解決方案支持Cadence智能系統(tǒng)設(shè)計（Intelligent System Design?）戰(zhàn)略幫助客戶實現(xiàn)卓越的片上系統(tǒng)（SoC）設(shè)計。

Cadence 3D-IC Integrity 平臺在統(tǒng)一的環(huán)境中提供 3D 芯片和封裝規(guī)劃、實現(xiàn)和系統(tǒng)分析。這讓客戶可以簡化多個小芯片的設(shè)計規(guī)劃、實現(xiàn)和 3D 硅堆疊的分析，同時還可以優(yōu)化工程生產(chǎn)率以及功耗、性能和面積 (PPA)。同時，該平臺具有與 Cadence Allegroò 封裝技術(shù)和 Cadence Virtuosoò 平臺集成的協(xié)同設(shè)計能力，能夠?qū)崿F(xiàn)完整的 3D 集成和封裝支持。

為了讓客戶進一步受益，Cadence 的分析工具與 Integrity 3D-IC 平臺緊密集成，并與TSMC的 3DFabric 技術(shù)無縫協(xié)作，有助于實現(xiàn)由系統(tǒng)來驅(qū)動的 PPA目標。例如，Tempus Timing Signoff Solution 時序簽核解決方案，集成了快速自動裸片間 (RAID) 分析 ，是 Cadence 3D STA技術(shù)的一部分，可幫助客戶創(chuàng)建具有精確時序簽核的多層設(shè)計。Cadence Celsius? Thermal Solver 熱求解器能夠?qū)Χ嘈酒询B、SoC 和復(fù)雜的 3D-IC 進行分層的熱分析。在分層分析中，采用更細的網(wǎng)格來建模熱點，使客戶能夠?qū)崿F(xiàn)運行時間和精度目標。Cadence Voltus ?IC Power Integrity Solution 可提供熱分析、壓降分析和跨芯片電阻分析，以提高設(shè)計的穩(wěn)健性。

“我們與 Cadence 的共同努力證明，Integrity 3D-IC 平臺以及簽核和系統(tǒng)分析工具，可以支持TSMC先進的 3DFabric 芯片集成解決方案，為我們共同的客戶提供了靈活性和易用性?！盩SMC設(shè)計基礎(chǔ)管理副總裁 Suk Lee 表示，“我們與 Cadence 長期合作的結(jié)果使設(shè)計人員能夠充分利用TSMC的先進工藝和3DFabric 技術(shù)在功率、性能和面積方面的顯著改進，同時加快差異化產(chǎn)品的創(chuàng)新?！?/p>

“通過努力確保我們的 Integrity 3D-IC 平臺支持TSMC的 3DFabric 技術(shù)，我們正在推進與TSMC的長期合作，并促進幾個新興領(lǐng)域的設(shè)計創(chuàng)新，包括 5G、AI 和 IoT?！?Cadence公司資深副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理滕晉慶 （Chin-Chi Teng）博士表示，“TSMC 3DFabric 產(chǎn)品搭配 Cadence 集成的大容量 Integrity 3D-IC 平臺、Tempus Timing Signoff Solution時序簽核解決方案、Allegro 封裝技術(shù)和 3D 分析工具，為我們共同的客戶提供了高效的解決方案，以部署 3D 設(shè)計和分析流程，創(chuàng)建強大的硅堆疊設(shè)計?！?/p>