1   背景與意義

芯片現(xiàn)在有2 條主要發(fā)展路線：①延續(xù)摩爾定律；②繞道摩爾定律。摩爾定律現(xiàn)在面臨一些挑戰(zhàn)，物理極限挑戰(zhàn)；技術(shù)手段挑戰(zhàn)；經(jīng)濟成本挑戰(zhàn)——光算經(jīng)濟賬都不得了。繞道摩爾定律有很多途徑，途徑之一是異質(zhì)集成電路。

1.1 異質(zhì)集成電路的特點

有2 類主要的半導(dǎo)體材料：①以硅為代表的元素半導(dǎo)體；②以砷化鎵等為代表的化合物半導(dǎo)體。這兩類半導(dǎo)體各有優(yōu)缺點，從材料到電路優(yōu)點很突出，電路缺點也很突出（表1）。

現(xiàn)狀是一些復(fù)雜的電子系統(tǒng)，如毫米波收發(fā)前端系統(tǒng)，用任何單一的半導(dǎo)體工藝都較難完美實現(xiàn)（圖2），有些部件用SiGe 芯片，有些部件更適合用GaN 芯片，所以人們自然而然地想到有沒有一種辦法把不同節(jié)點的半導(dǎo)體材料工藝結(jié)合起來。異質(zhì)集成就具有這個功能。

半導(dǎo)體異質(zhì)集成電路是將不同工藝節(jié)點的化合物半導(dǎo)體高性能器件或芯片、硅基低成本高集成器件組成芯片（都含光電子器件或芯片）與無源元件（含MEMS）或天線，通過異質(zhì)鍵合或外延生長等方式集成而實現(xiàn)的集成電路或系統(tǒng)。

圖1 中國科學(xué)院院士，上海交通大學(xué)黨委常委、副校長毛軍發(fā)

異質(zhì)集成特色很突出：①可以融合不同的半導(dǎo)體材料、工藝、結(jié)構(gòu)和元器件或芯片的優(yōu)點；②采用系統(tǒng)設(shè)計理念；③應(yīng)用先進技術(shù)，例如IP 和小芯片（chiplet），以及集成無源器件等新技術(shù)；具有2.5 維或3 維高密度結(jié)構(gòu)。正因為這些特色，所以異質(zhì)集成的優(yōu)點很突出：①實現(xiàn)強大的復(fù)雜功能、優(yōu)異的綜合性能，突破單一半導(dǎo)體工藝的性能極限；②靈活性大，可靠性高，研發(fā)周期短，成本低；③ 3 維集成可以實現(xiàn)小型化、輕質(zhì)化；④對半導(dǎo)體設(shè)備要求相對比較低，不受EUV 光刻機限制，因此是“超越摩爾定律”的重要路線之一。

1.2 毫米波異質(zhì)集成電路

在半導(dǎo)體異質(zhì)集成電路中有種特殊的集成電路：毫米波異質(zhì)集成電路。毫米波是從（30 ～ 300）GHz 的波段，帶寬很寬，而且器件小型化，所以也是國際上半導(dǎo)體異質(zhì)集成電路發(fā)展的重點方向。

現(xiàn)在對異質(zhì)集成電路需求迫切，主要有3 個原因：①從5G、6G 到航天導(dǎo)航、無人駕駛、智能裝備、物聯(lián)網(wǎng)等都需要毫米波技術(shù)；②毫米波系統(tǒng)包括數(shù)字電路、模擬電路、射頻微波電路，所以對于異質(zhì)集成的需求更加迫切；③毫米波異質(zhì)所面臨的挑戰(zhàn)和問題更為嚴峻和復(fù)雜：因為頻率高，具有分布式參數(shù)，從“路”向場演變，設(shè)計更加困難；波長短，模塊之間的間距只有微米量級，集成度高，對工藝要求更加精細；有電磁寄生效應(yīng)，耦合緊密，測試更加復(fù)雜。

研究半導(dǎo)體異質(zhì)集成的科學(xué)意義也是很顯著的。可以通過集成電路從目前單一同質(zhì)工藝向多種異質(zhì)工藝集成方向發(fā)展，從目前2 維平面集成向3 維立集成方向發(fā)展，從Top-Down（自頂向下）到Bottom-Up（自底向上）發(fā)展。

它的意義與價值是可以實現(xiàn)高性能的復(fù)雜系統(tǒng)。首先是電子系統(tǒng)集成技術(shù)發(fā)展的新途徑；其次是后摩爾時代集成電路發(fā)展新方向；最后也是我國半導(dǎo)體集成電路變道超車發(fā)展的新機遇。

2   現(xiàn)狀與問題

2.1 國際上EDA、工藝、封裝的研究基礎(chǔ)和進展國際上從EDA 工具到工藝，到封裝有一些研究基礎(chǔ)和進展。

●   從工具來看，NAGS 開發(fā)了當(dāng)前異質(zhì)集成最先進的工藝，這些工藝的功能包括版圖設(shè)計、電路綜合分析，而且是與業(yè)界的標(biāo)準(zhǔn)工藝兼容的。

●   從工藝來看，目前有4 種主流的半導(dǎo)體異質(zhì)集成工藝。最先進也是難度最大的是異質(zhì)外延生長工藝，它是器件級的異質(zhì)集成；另外3 種包括異質(zhì)外延轉(zhuǎn)移、小芯片微米級組裝、異質(zhì)晶圓鍵合（是小系統(tǒng)級的集成），各有優(yōu)缺點。

異質(zhì)集成電路樣品研究發(fā)展也有很多進展。例如美國DRAPA 的SMART 項目中，研制出44 GHz 的毫米波雷達系統(tǒng)，整個陣列厚度小于10 mm，功能密度相比傳統(tǒng)提高了2 個數(shù)量級。

小芯片也有很多進展，不管是互聯(lián)還是多種形式。例如英特爾和三星在2020 年IEDM 重要的半導(dǎo)體國際會議都發(fā)布了3 維異質(zhì)集成的產(chǎn)品。臺積電是以代工著稱，但是近幾年高度重視芯片的封裝集成的技術(shù)，而且起點非常高，例如他們用最先進的3D Fabric 制作出3 維堆疊的芯片——SoIC，達到12 層，還有臺積電用于智能手機的3D System。

●   封裝技術(shù)的重心正在慢慢從后端封裝廠移到前端半導(dǎo)體代工廠。芯片有一個摩爾定律，封裝集成有一個系統(tǒng)集成定律，指的是復(fù)雜電子系統(tǒng)中能夠集成的芯片數(shù)量、元器件數(shù)量也是每18 個月或2 年翻一番，功能提高1 倍，成本下降一半。圖3 是系統(tǒng)集成定律的曲線，可見更加陡峭。

圖3 集成電路摩爾定律與系統(tǒng)集成定律

2.2 異質(zhì)集成發(fā)展藍圖（HIR）帶來的挑戰(zhàn)

根據(jù)異質(zhì)集成發(fā)展藍圖（HIR）[ 注：以前叫國際半導(dǎo)體發(fā)展藍圖（ITRS），現(xiàn)在已停止發(fā)布了]，總體趨勢也是集成度和工作速度不斷提高，特別是電子、光電、機械一體化集成，這也是重要的發(fā)展趨勢。這樣就帶來三大主要挑戰(zhàn)：多物理調(diào)控（電磁、溫度、應(yīng)力）；多性能協(xié)同（信號/ 電源完整性、熱、力……）；多材質(zhì)融合（半導(dǎo)體硅、化合物半導(dǎo)體、Cu 等金屬、BCB材料……）。

這三大挑戰(zhàn)就會引起4 個主要科技問題：①跨尺度電、熱、應(yīng)力多物理場緊密耦合；②多性能、多功能協(xié)同機制、電特性、應(yīng)力特性、熱特性往往是相互矛盾的，功能也需要協(xié)同；③由于不同的材料晶格、膨脹系數(shù)差異，需建立異質(zhì)界面動力學(xué)，認識擴散、成核、粘合機理，通過界面調(diào)控融合實現(xiàn)高可靠異質(zhì)集成。異質(zhì)集成受制于電、熱、應(yīng)力多物理特性，我們要認識它們之間的內(nèi)在關(guān)系，從而實現(xiàn)半導(dǎo)體工藝量化設(shè)計與控制。目前的工藝主要是一些定性分析和量化，我們希望能夠從定性走向定量，這也是一個飛躍。④異質(zhì)集成電路可測性原理。因為是3 維高密度集成，探測點很少，耦合效應(yīng)很嚴重，帶來了測試挑戰(zhàn)，因此我們要掌握可測性原理，建立物理特性可測試的充分和必要認知。

針對這4 個問題，毛軍發(fā)院士等專家提出了總體研究思路：打破集成電路傳統(tǒng)“路”的思路，以耦合多物理場理論為基礎(chǔ)，場、路結(jié)合，進行多學(xué)科交叉，包括電子科學(xué)與技術(shù)、物理學(xué)，特別是人工智能對電路的設(shè)計，需要力學(xué)、化學(xué)、材料等多學(xué)科交叉開展研究（如圖4）。

圖4 總體研究思路

3   成果與展望

未來10 年研究目標(biāo)，包括把光電子和電子集成在一起，這個難度更大，我們也希望能夠突破異質(zhì)生長工藝，讓軟件完全商業(yè)化。

摩爾定律正面臨嚴峻挑戰(zhàn)，這也是一個轉(zhuǎn)折點，也是一個機遇。

（本文來源于《電子產(chǎn)品世界》雜志2021年8月期）