7月27日，英特爾召開制程工藝和封裝技術(shù)線上發(fā)布會(huì)。會(huì)上，英特爾CEO帕特·基辛格表示，英特爾正在通過半導(dǎo)體制程工藝和封裝技術(shù)來實(shí)現(xiàn)技術(shù)的創(chuàng)新，并公布有史以來最詳細(xì)的制程工藝和封裝技術(shù)發(fā)展路線。

英特爾表示在10月27日的Intel Innovation上還會(huì)有更多重要消息放出。

采用全新命名體系

芯片制程工藝節(jié)點(diǎn)名稱是以晶體管的柵極長度來命名，然而現(xiàn)如今整個(gè)行業(yè)對(duì)于芯片工藝節(jié)點(diǎn)的命名開始多樣化，這些多樣的方案既不再指代任何具體的度量方法，也無法體現(xiàn)如何能夠?qū)崿F(xiàn)能效和性能的平衡。因此，英特爾從性能、功耗和面積等各方面進(jìn)行了綜合考慮，對(duì)芯片制程工藝采用新的命名體系。

在發(fā)布會(huì)上，英特爾公布了未來5年芯片制程的技術(shù)路線圖，并采用了新的命名體系，分別是Intel 7（此前稱之為10納米Enhanced SuperFin）、Intel 4（此前稱之為Intel 7納米）、Intel 3以及Intel 20A。

而這一舉動(dòng)則是為了在制程規(guī)格的名稱上與跟臺(tái)積電、三星保持對(duì)等關(guān)系。

· Intel 7：工藝擁有最佳的FinFET的晶體管，與Intel 10nm SuperFin相比，每瓦性能將提升大約10%~15%。Intel 7的優(yōu)勢(shì)包括更高的應(yīng)變能力、更低的電阻材料、更新型的高密度刻蝕技術(shù)、擁有流線型結(jié)構(gòu)以及采用更高的金屬堆棧來實(shí)現(xiàn)布線優(yōu)化。據(jù)了解，于2021年推出的面向客戶端的Alder Lake，以及預(yù)計(jì)將于2022年第一季度投產(chǎn)的面向數(shù)據(jù)中心的Sapphire Rapids將會(huì)采用Intel 7工藝。

· Intel 4：將完全采用EUV光刻技術(shù)，可使用超短波長的光來刻印極微小的圖樣。與Intel 7相比，Intel 4的每瓦性能將提高約20%。據(jù)了解，Intel 4將于2022年下半年投產(chǎn)，2023年出貨，將會(huì)應(yīng)用在面向客戶端的Meteor Lake和面向數(shù)據(jù)中心的Granite Rapids。

· Intel 3：隨著FinFET技術(shù)的進(jìn)一步優(yōu)化，以及EUV技術(shù)使用的不斷完善，將實(shí)現(xiàn)與Intel 4相比每瓦性能約18%的提升，在芯片面積上也將會(huì)有改進(jìn)。據(jù)悉，Intel 3將于2023年下半年開始在相關(guān)產(chǎn)品中使用。

· Intel 20A：在Intel 3工藝后，芯片制程將會(huì)越來越接近1納米節(jié)點(diǎn)，進(jìn)入更微小的埃米時(shí)代。因此，Intel 3之后的工藝，英特爾也改變了命名方式，命名為Intel 20A。Intel 20A將憑借RibbonFET和PowerVia兩大突破性技術(shù)開啟埃米時(shí)代。Intel 20A預(yù)計(jì)將在2024年推出，且在此制程工藝技術(shù)中，英特爾將會(huì)與高通公司進(jìn)行合作。而近期，英特爾也剛剛宣布與高通簽訂協(xié)議，將為高通提供代工服務(wù)，而這或許也是英特爾向Intel 20A技術(shù)邁進(jìn)的關(guān)鍵一步。

實(shí)話講，英特爾最有趣且最應(yīng)該受到關(guān)注的產(chǎn)品，毫無疑問是Intel 3之后的Intel 20A。當(dāng)然，Intel 4將作為第一批應(yīng)用阿斯麥高數(shù)值孔徑（High-NA）極紫外輻射光刻技術(shù)（EUV）的處理器也倍受矚目，但象征意義不如Intel 20A。

Intel 20A（5nm）之所以被英特爾稱為歷史上制程技術(shù)發(fā)展的下一個(gè)分水嶺，是因?yàn)樗堑谝粔K應(yīng)用英特爾兩大“開創(chuàng)性技術(shù)”的芯片：

· 替代FinFET的全新晶體管架構(gòu) Gate-All-Around（英特爾把它命名為RibbonFET）；

· 能夠解決“互聯(lián)瓶頸”的電能傳輸系統(tǒng)PowerVia：是英特爾全新的背面電能傳輸網(wǎng)絡(luò)。這是由英特爾工程師開發(fā)的一項(xiàng)獨(dú)特技術(shù)，也將在Intel 20A中首次采用。

我們知道，現(xiàn)代電路的制造過程從晶體管層M0作為最小層開始。在此之上，以越來越大的尺寸添加額外的金屬層，以解決晶體管與處理器不同部分（緩存、緩沖器、加速器）之間所需的所有布線。現(xiàn)代高性能處理器的設(shè)計(jì)中通常有10到20個(gè)金屬層，頂層放置外部連接。然后將芯片翻轉(zhuǎn)（稱為倒裝芯片），以便芯片可以通過底部的連接和頂部的晶體管與外部世界進(jìn)行通信。

這種傳統(tǒng)的互連技術(shù)是在晶體管層的頂部進(jìn)行互聯(lián)，由此產(chǎn)生的電源線和信號(hào)線的互混，導(dǎo)致了布線效率低下的問題，會(huì)影響性能和功耗。為此業(yè)界轉(zhuǎn)向了“背面供電的技術(shù)”，也就是英特爾所說的PowerVia。

在新的工藝中，英特爾把電源線置于晶體管層的下面，換言之是在晶圓的背面。通過消除晶圓正面的電源布線需求，可騰出更多的資源用于優(yōu)化信號(hào)布線并減少時(shí)延。通過減少下垂和降低干擾，也有助于實(shí)現(xiàn)更好的電能傳輸。

換另一種說法，在全新的設(shè)計(jì)中，英特爾現(xiàn)在將晶體管置于設(shè)計(jì)的中間。在晶體管的一側(cè)放置了通信線，允許芯片的各個(gè)部分相互通信。另一方面是所有與電源相關(guān)的連接（以及電源門控）。從本質(zhì)上講，英特爾轉(zhuǎn)向了三明治，其中晶體管是填充物。

PowerVia將是業(yè)界首個(gè)部署的背面電能傳輸網(wǎng)絡(luò)。

英特爾動(dòng)作不斷

幾十年來，英特爾在芯片制程工藝方面一直處于領(lǐng)先地位，但是近幾年隨著市場競爭的愈發(fā)激烈，英特爾逐漸失去了很多優(yōu)勢(shì)。

技術(shù)創(chuàng)新層面遭遇的危機(jī)也蔓延至他們的財(cái)務(wù)數(shù)據(jù)上，從2020年Q1到2021年Q3，英特爾凈利潤連續(xù)3個(gè)季度下滑；而歷來作為數(shù)據(jù)中心市場的絕對(duì)王者，英特爾這一業(yè)務(wù)板塊的收入也在三個(gè)季度內(nèi)持續(xù)下降。

2021年5月，權(quán)威市場調(diào)研機(jī)構(gòu)IC Insight發(fā)布的《2021年Q1全球Top15半導(dǎo)體公司業(yè)績與排名》指出，英格爾雖然位列第一，但卻是所有廠商中唯一一家營收下滑的企業(yè)。

為此，英特爾開始重振旗鼓，表示在2025年之前重返產(chǎn)業(yè)巔峰。為了達(dá)到這一目標(biāo)，英特爾在芯片制程方面可謂是下足了功夫。

英特爾在芯片制造領(lǐng)域?qū)⒂瓉硎陙淼氖讉€(gè)新設(shè)計(jì)：放棄了FinFET工藝，轉(zhuǎn)向了GAA晶體管。

與FinFET不同的是，在FinFET中，較高電流需要多個(gè)并排的鰭片；GAA晶體管的載流能力主要是通過垂直堆疊幾個(gè)納米片（上圖），而柵極材料主要是包裹在溝道周圍來提高的。納米片的尺寸可以按比例縮放，以便晶體管可以按照要求的特定性能進(jìn)行調(diào)整。

另外制定了和高通聯(lián)手打造芯片這個(gè)大膽的計(jì)劃，今年5月的時(shí)候帕特·基辛格還表示，英特爾要在技術(shù)上超越臺(tái)積電，并為此要升級(jí)墨西哥的Fab 11X工廠。該工廠于1996年建成，主要生產(chǎn)45納米和32納米制程，在芯片領(lǐng)域?qū)儆谥械投水a(chǎn)品，升級(jí)后很可能會(huì)成為上文提到的20A產(chǎn)品生產(chǎn)線。

2010年后，英特爾平均每5年開設(shè)一個(gè)新處理器芯片工廠 —— 從2010年到2021年，英特爾僅建造了兩個(gè)處理器芯片工廠：Fab 42和D1X。而帕特·基辛格上任還不到半年，就宣布 2023 年將要建成位于愛爾蘭的 Fab 34 以及 Fab 11X。