液晶屏幕使用多屏拼接時(shí)，容易出現(xiàn)顯示圖像重復(fù)、錯(cuò)位等幀同步異常，以往需要根據(jù)異?，F(xiàn)象進(jìn)行逆向推導(dǎo)，反復(fù)調(diào)試修改驅(qū)動(dòng)器參數(shù)，這種方式費(fèi)時(shí)費(fèi)力。使用長(zhǎng)存儲(chǔ)示波器，可一次捕獲完整驅(qū)動(dòng)時(shí)序，調(diào)試LCD控制器再也不燒腦，下文通過實(shí)際案例解析ZDS4054Plus在LCD液晶屏驅(qū)動(dòng)測(cè)試中的應(yīng)用。

一、LCD控制器、驅(qū)動(dòng)器工作原理

要使LCD的顯示文字或圖像，需要通過LCD控制器輸出RGB數(shù)據(jù)給LCD驅(qū)動(dòng)器，LCD驅(qū)動(dòng)器就把數(shù)據(jù)放到緩存中，然后以60幀/秒的速度刷新LCD屏顯示。

LCD控制器器通過行信號(hào)和列信號(hào)的不同組合，實(shí)現(xiàn)對(duì)每個(gè)像素進(jìn)行控制，這種行掃描（HYNC）信號(hào)周期很短(高達(dá)40kHz-100kHz)，使屏幕上能夠顯示穩(wěn)定的圖像。
LCD控制器信號(hào)時(shí)序及工作原理如下：

圖1 TFT顯示屏驅(qū)動(dòng)時(shí)序圖

●   VSYNC：幀同步信號(hào),表示掃描1幀的開始，一幀也就是LCD顯示的一個(gè)畫面；

●   HSYNC：行同步信號(hào)，表示掃描1行的開始；

●   VCLK：像素時(shí)鐘信號(hào)，每個(gè)脈沖填充1個(gè)像素點(diǎn)；

●   VDEN：數(shù)據(jù)使能信號(hào)，高電平時(shí)，填充數(shù)據(jù)有效；

●   VD[23:0]：LCD像素?cái)?shù)據(jù)輸出端口。

●   LEND：行結(jié)束信號(hào)。

以一個(gè)1024X768像素的LCD屏為例，完整顯示一屏圖像的信號(hào)，必須包含1個(gè)VSYNC周期、768個(gè)有效HSYNC周期，每個(gè)VDEN高電平包含1024個(gè)像素時(shí)鐘信號(hào)。顯示出現(xiàn)問題可通過幀同步信號(hào)、行同步信號(hào)的頻率、占空比、延時(shí)、每個(gè)VSYNC周期包含的HSYNC周期數(shù)、VDEN周期包含的VSCLK周期數(shù)進(jìn)行排查。

二、使用ZDS4054Plus示波器解決LCD顯示異常實(shí)例

1.圖片疊加、重復(fù)

現(xiàn)象：LCD顯示上大范圍的圖像出現(xiàn)錯(cuò)位、疊加或者重復(fù)。

成因：出現(xiàn)這種情況一般不會(huì)是行同步或者場(chǎng)同步信號(hào)的延時(shí)引起的，基本可以排除這方面的影響。可以檢查是否存在時(shí)序或者時(shí)鐘頻率上存在差異引起的。

解決方法：碰見這種情況首先應(yīng)該做的就是先仔細(xì)計(jì)算DMA傳輸參數(shù)，精確適配行場(chǎng)信號(hào)。

圖2 圖像疊加、重復(fù)時(shí)序分析

如示波器截圖所示，各通道對(duì)應(yīng)信號(hào)依次為VCLK、VSYNC、VHSYNC、VDEN信號(hào)，分析步驟如下：

1)由于一幀完整的信號(hào)時(shí)間通常達(dá)到30ms以上，示波器需要調(diào)到10ms/div的時(shí)基，而VCLK信號(hào)頻率通常高達(dá)48-96MHz，采樣率至少得保持500Ms/s，才能對(duì)時(shí)序進(jìn)行分析，此時(shí)普通示波器無法完整捕獲波形。

2)ZDS4054Plus在10ms/div的時(shí)基下，依然能夠保持1Gs/s采樣率，可完美還原波形，配合每通道標(biāo)配的硬件頻率計(jì)，可分析各信號(hào)頻率是否存在異常。

2.圖像錯(cuò)位

現(xiàn)象：LCD顯示在水平方向發(fā)生位移，或者在上面或底部有一條幾個(gè)像素的彩色、白色或黑色條紋。

成因：一般來說，出現(xiàn)這種情況和幀同步、行同步信號(hào)有關(guān)，如果是常態(tài)異常，可能是初始化參數(shù)設(shè)置不對(duì)，若是偶發(fā)異?？赡苁枪ぷ鬟^程中，幀同步、行同步信號(hào)收到干擾。

解決方法：檢查L(zhǎng)CD控制器的行同步與場(chǎng)同步信號(hào)的寬度、前后延時(shí)、極性的匹配。

圖3 圖像錯(cuò)位時(shí)序分析

如示波器截圖所示，各通道對(duì)應(yīng)信號(hào)依次為VCLK、VSYNC、VHSYNC、VDEN信號(hào)，分析步驟如下：

1)通過全屏測(cè)量統(tǒng)計(jì)，分析各信號(hào)正負(fù)脈沖寬度，若VSYNC、VHSYNC脈寬存在異常值，可判斷為干擾信號(hào)引起的顯示異常。

2)若脈寬正常時(shí)，可通過區(qū)間測(cè)量統(tǒng)計(jì)計(jì)算周期數(shù)，分析各個(gè)大小周期信號(hào)直接的相互包含關(guān)系，檢查時(shí)序參數(shù)。

3)通過縮放模式以及光標(biāo)測(cè)量，分析各時(shí)序信號(hào)之間的延時(shí)。