楷登電子（美國(guó)Cadence公司）近日發(fā)布已經(jīng)過(guò)數(shù)百次先進(jìn)工藝節(jié)點(diǎn)成功流片驗(yàn)證的新版Cadence^ò 數(shù)字全流程，進(jìn)一步優(yōu)化功耗，性能和面積，廣泛應(yīng)用于汽車(chē)，移動(dòng)，網(wǎng)絡(luò)，高性能計(jì)算和人工智能（AI）等各個(gè)領(lǐng)域。流程采用了支持機(jī)器學(xué)習(xí)（ML）功能的統(tǒng)一布局布線和物理優(yōu)化引擎等多項(xiàng)業(yè)界首創(chuàng)技術(shù)，吞吐量最高提升3倍，PPA最高提升20%，助力實(shí)現(xiàn)卓越設(shè)計(jì)。

經(jīng)過(guò)多項(xiàng)關(guān)鍵技術(shù)，全新Cadence數(shù)字全流程實(shí)現(xiàn)了PPA和吞吐量的進(jìn)一步提升：

·   Cadence數(shù)字全流程iSpatial技術(shù)：iSpatial技術(shù)將Innovus? 設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)的GigaPlace? 布線引擎和GigaOpt? 優(yōu)化器集成到Genus? 綜合解決方案，支持布線層分配，有效時(shí)鐘偏移和通孔支柱等特性。iSpatial技術(shù)讓用戶可以使用統(tǒng)一的用戶界面和數(shù)據(jù)庫(kù)完成從Genus物理綜合到Innovus設(shè)計(jì)實(shí)現(xiàn)的無(wú)縫銜接。

·   機(jī)器學(xué)習(xí)（ML）功能：ML功能可以讓用戶用現(xiàn)有設(shè)計(jì)訓(xùn)練iSpatial優(yōu)化技術(shù)，實(shí)現(xiàn)傳統(tǒng)布局布線流程設(shè)計(jì)裕度的最小化。

·   優(yōu)化簽核收斂：數(shù)字全流程采用統(tǒng)一的設(shè)計(jì)實(shí)現(xiàn)，時(shí)序簽核及電壓降簽核引擎，通過(guò)所有物理，時(shí)序和可靠性目標(biāo)設(shè)計(jì)的同時(shí)收斂來(lái)增強(qiáng)簽核性能，幫助客戶降低設(shè)計(jì)裕度，減少迭代。

“基于已經(jīng)廣泛采納的集成流程，全新的增強(qiáng)版數(shù)字全流程進(jìn)一步強(qiáng)化了Cadence在數(shù)字與簽核設(shè)計(jì)領(lǐng)域的領(lǐng)導(dǎo)力，助力客戶實(shí)現(xiàn)SoC卓越設(shè)計(jì)，”Cadence公司資深副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理Chin-Chi Teng博士表示?！拔覀兣c客戶緊密合作，緩解大規(guī)模設(shè)計(jì)下日益緊張的時(shí)間壓力，提供高效達(dá)成PPA目標(biāo)的全部所需。”

Cadence數(shù)字全流程包括Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)，Genus綜合解決方案，Tempus時(shí)序簽核解決方案和Voltus IC電源完整性解決方案。流程為客戶提供實(shí)現(xiàn)設(shè)計(jì)收斂的快速路徑和更好的可預(yù)測(cè)性，支持公司的智能系統(tǒng)設(shè)計(jì)? 戰(zhàn)略，助力實(shí)現(xiàn)高級(jí)節(jié)點(diǎn)片上系統(tǒng)（SoC）的卓越設(shè)計(jì)。

客戶反饋

“我們一直不遺余力地讓高性能核心滿足越來(lái)越高的性能目標(biāo)。通過(guò)Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)GigaOpt優(yōu)化器工具新增的ML能力，我們得以快速完成CPU核心的自動(dòng)訓(xùn)練，提高最大頻率，并將時(shí)序總負(fù)余量降低80%。簽核設(shè)計(jì)收斂的總周轉(zhuǎn)時(shí)間可以縮短2倍。"——MediaTek公司計(jì)算和人工智能技術(shù)事業(yè)部總經(jīng)理，Dr. SA Hwang

MediaTek公司計(jì)算和人工智能技術(shù)事業(yè)部總經(jīng)理，Dr. SA Hwang

“Cadence數(shù)字全流程的iSpatial技術(shù)可以精確預(yù)測(cè)完整布局對(duì)PPA的優(yōu)化幅度，實(shí)現(xiàn)RTL，設(shè)計(jì)約束和布局布線的快速迭代，總功耗減少6%，且設(shè)計(jì)周轉(zhuǎn)時(shí)間加快3倍。同時(shí)，Cadence獨(dú)特的ML能力讓我們?cè)赟amsung Foundry的4nm EUV節(jié)點(diǎn)訓(xùn)練設(shè)計(jì)模型，實(shí)現(xiàn)了5%額外性能提升和5%漏電功率減少?！薄猄amsung Electronics代工設(shè)計(jì)平臺(tái)開(kāi)發(fā)執(zhí)行副總裁，Jaehong Park