積分器電路

設計目標

設計說明

積分器電路根據積分電路時間常數和放大器的帶寬輸出某個頻率范圍上輸入信號的積分。會向反向輸入施加輸入信號，

設計說明

1. 對于反饋電阻器，所使用的值大小應符合實際。

2. 選擇一個 CMOS 運算放大器，以最大程度地降低輸入偏置電流產生的誤差。 

3. 放大器的增益帶寬積 (GBP) 將設置積分函數的頻率范圍上限。從與放大器帶寬相距十倍頻的位置開始， 積分函數的有效性通常會降低。 

4. 需要將一個可調節(jié)基準連接到運算放大器的同相輸入，以抵消輸入偏移電壓，否則大直流噪聲增益將導 致電路飽和。具有極低偏移電壓的運算放大器可能不需要該操作。

設計步驟

下面給出了理想電路傳遞函數。

V_out = -dt

1. 將 R₁ 設置為標準值。

R₁ = 100MΩ

2. 計算設置單位增益積分頻率所需的 C₁。 

C₁ =  =  = 1.59ηF

3. 計算將較低的截止頻率設置為比最低工作頻率小十倍頻所需的 R₂。 

R₂ ≥  ≥  ≥ 100MΩ（M的單位為百萬）

4. 選擇增益帶寬至少為所需的最大工作頻率 10 倍的放大器。

GBP ≥ 10 * f_Max ≥ 10s * 10²kHz ≥ 1 MHz

設計仿真

交流仿真結果

瞬態(tài)仿真結果

1kHz 正弦波輸入可產生 1kHz 余弦輸出。

1kHz 三角波輸入可產生 1kHz 正弦波輸出。

1kHz 方波輸入可產生 1kHz 三角波輸出。

設計采用的運算放大器

設計備選運算放大器

修訂歷史記錄

微分器電路

設計目標

設計說明

微分器電路會根據電路時間常數和放大器的帶寬來輸出某個頻率范圍上輸入信號的微商。會向反相輸入施加輸入信號，以使輸出相對于輸入信號的極點反相。理想的微分器電路基本上都不穩(wěn)定，需要增加輸入電阻器和反饋電容器或這二者之一，才能達到穩(wěn)定。實現穩(wěn)定性所需的組件限制了執(zhí)行微分器功能的帶寬。

設計說明

1. 對于反饋電阻器，所使用的值大小應符合實際。

2. 選擇一個CMOS 運算放大器，以最大程度地降低輸入偏置電流產生的誤差。

3. 放大器的增益帶寬積(GBP) 將設置積分函數的頻率范圍上限。從與放大器帶寬相距十倍頻的位置開始，

積分函數的有效性通常會降低。

4. 需要將一個可調節(jié)基準連接到運算放大器的同相輸入，以抵消輸入偏移電壓，否則大直流噪聲增益將導

致電路飽和。具有極低偏移電壓的運算放大器可能不需要該操作。

設計步驟

下面給出了理想電路傳遞函數。

V_out = -  dt

1. 將 R₁ 設置為標準值。

R1 = 100 kΩ

2. 計算設置單位增益積分頻率所需的C₁。

C₁ =  = 1.59nF

3. 計算將較低的截止頻率設置為比最低工作頻率小十倍頻所需的R₂。

R2 ≥  ≥ 100MΩ

4. 選擇增益帶寬至少為所需的最大工作頻率10 倍的放大器。

GBP ≥ 10 * f_Max ≥ 10 * 100 kHz ≥ 1 MHz

設計仿真

交流仿真結果

瞬態(tài)仿真結果

1kHz 正弦波輸入可產生1kHz 余弦輸出。

1kHz 三角波輸入可產生1kHz 正弦波輸出。

1kHz 方波輸入可產生1kHz 三角波輸出。

設計備選運算放大器

設計備選運算放大器

修訂歷史記錄