最近幾年，因為產品競爭對手壓力不大以及工藝競爭對手在智能手機市場推動下的快速發(fā)展，英特爾已經不再是引領半導體工藝制程前進的排頭兵，但這并不能否定英特爾依然是半導體工藝的領導者。特別是依靠超微縮技術實現(xiàn)在10nm節(jié)點達到競爭對手7nm同量級的晶體管密度，從而繼續(xù)保持處理器計算能力的領先性。

繼去年9月，迫于競爭對手的壓力英特爾全面開放了制造工藝細節(jié)之后，今年9月英特爾選擇主動的亮出封裝工藝的技術特性，再次突出作為IDM廠商在處理器制造特別是面向未來異構處理器制造方面的技術領先優(yōu)勢。

設計，制造，封裝是半導體芯片誕生的三個關鍵步驟，受限于成本壓力，很多公司已經基本從傳統(tǒng)的IDM——獨立設計制造和封裝全包的模式，轉變分委托代工的新模式。這樣帶來的好處是成本分攤、專注各自的技術領域，能夠最大化芯片的成本效益。但隨著系統(tǒng)設計步入SiP甚至模塊化小芯片堆疊時代，高性能計算應用所需要的芯片，特別是比如面對智能應用的很多異構計算產品而言，IDM可以從設計制造和封裝的整體上進行全面的考慮，根據(jù)實際的需要進行定制化的封裝工藝開發(fā)，從而最大化產品的性能優(yōu)勢。

關于這點，英特爾公司集團副總裁兼封裝測試技術開發(fā)部門總經理Babak Sabi特別指出，英特爾的開發(fā)方案關注整體，而且又非常全面，希望所有的產品都可以非常輕松地集成在客戶的平臺上，體現(xiàn)IDM帶來的優(yōu)勢。針對目前英特爾的封裝技術，Babak Sabi介紹英特爾可以提供廣泛的封裝技術以支持各個細分市場的不同需求，比如，對傳統(tǒng)的處理器和異構計算應用可以提供Large FCxGA、多芯片封裝(MCP)、嵌入式多芯片互連橋接(EMIB)等技術，對小型處理器可以提供FCxGA封裝技術，對更微型的應用則可以實現(xiàn)6 mm -17 mm、0.40 -1.0 mm Z 高度的FC/WB-CSP。

針對目前最熱門的多芯片封裝技術，英特爾院士兼技術開發(fā)部聯(lián)合總監(jiān)Ravindranath (Ravi) V. Mahajan詳細分享了英特爾的先進的多芯片封裝架構（MCP）技術優(yōu)勢和細節(jié)。MCP通過把多個功能內部在封裝內實現(xiàn)芯片和小芯片的連接，幫助整體芯片實現(xiàn)單晶片系統(tǒng)和片上系統(tǒng)的功能。這里需要做到三個技術目標即：低功耗、高帶寬和高傳輸速度（低時延），這就要求封裝內的每個部分都要做到足夠的輕薄和小巧，還要進行封裝內每個裸片之間的互連微縮，以縮短所有橋凸之間的間距。Ravi舉例在處理器封裝中通過英特爾微縮技術，可以將包含CPU、GPU和內存子系統(tǒng)等功能原本4000平方毫米的電路部分單獨縮小封裝成不到700平方毫米，通過減少物理距離實現(xiàn)了傳輸速度提升和功耗降低。IDM另一個優(yōu)勢Ravi總結為支持多種節(jié)點的混合集成，可以實現(xiàn)多個不同元器件的集成并繼續(xù)減少封裝的尺寸。在未來英特爾并不僅僅是把硅片疊到封裝上，還可以把硅片直接放到封裝里面即嵌入式橋接，從而大幅縮減整個系統(tǒng)的尺寸。高性能的處理器內部需要高速信號傳輸，這就帶來高速信號傳輸?shù)膿p耗問題，英特爾通過開發(fā)專門的制造技術讓金屬表面粗糙度得到大幅降低，并通過全新的布線方法，將信號間的串擾變得更少，并通過全新的生產工藝和流程，可以更好的通過電介質堆棧的設計進一步減少兩者之間信號傳導的損耗。

面向目前流行的2D轉向3D的封裝以及定制化封裝潮流，英特爾準備了Foveros技術以及Co-EMIB， Co-EMIB就是EMIB技術還有Foveros兩個技術之間的集成，從而將2D和3D芯片進行融合。Co-EMIB可以把超過兩個不同的裸片來進行疊加，具體的疊加也可以在水平和垂直方向實現(xiàn)，實現(xiàn)了更好的封裝設計靈活度，可以把它進行不同層面的分割級，并且把它放在同一個封裝內進行實現(xiàn)。

面向未來的異構和高性能計算應用，英特爾同樣做了充分的準備，英特爾封裝研究事業(yè)部組件研究部首席工程師Adel Elsherbini介紹英特爾目前具體微縮的方向有三種：一種是用于堆疊裸片的高密度垂直互連，它可以幫助大幅度的提高帶寬，同時也可以實現(xiàn)高密度的裸片疊加。第二種是全局的橫向互連。在未來隨著小芯片使用的會越來越普及，英特爾也希望在小芯片集成當中保證更高的帶寬。第三個是全方位互連，通過全方位互連可以實現(xiàn)之前所無法達到的3D堆疊帶來的性能。在此基礎上，英特爾先后開發(fā)了高密度垂直互連、非焊料的焊接技術（混合鍵合）、全橫向互連以及全方位互連（ODI）等技術，來提升在封裝內小芯片之間的鏈接越來越高帶寬、低功耗和低時延，并進一步縮短了內部互連所需的空間。

雖然說，目前英特爾這些先進的封裝工藝主要應用在自家的處理器和FPGA等產品中，但從技術演進的思路來看，英特爾已經著眼于從制造工藝和封裝工藝兩方面共同努力來提升芯片的整體性能并節(jié)省空間尺寸。作為IDM的英特爾，相比于當下主流的設計+封裝+制造的分工模式，對于性能考慮優(yōu)于成本考慮的高性能處理器來說，依然在部分技術環(huán)節(jié)上存在著模式上的根本優(yōu)勢。

先是公布制造細節(jié)，接著突出封裝優(yōu)勢，是競爭對手的壓力使然，還是英特爾越來越回歸半導體公司的本質，我們不想去追究原因。但有一點筆者想說明，隨著半導體工藝的不斷演進，工藝迭代的成本壓力越來越沉重，而另一方面半導體芯片的系統(tǒng)復雜度的提升以及3D封裝和SiP模塊化封裝的逐漸流行，半導體芯片的性能早就不是一個簡單的工藝節(jié)點就可以決定一切的時代。異構計算架構也好，數(shù)字模擬混合芯片也罷，選擇最能發(fā)揮芯片設計性能又確保其穩(wěn)定性和成本效益的工藝節(jié)點和封裝模式才是最合理的。

在數(shù)量龐大、功能迥異、制程分散且應用繁雜的小芯片互連組成系統(tǒng)級封裝芯片的時代，芯片早就沒有明確的好壞之分，最適合你應用設計需求的芯片，就是最好的產品。

詳細的英特爾工藝解說視頻可以參考：http://m.v.qq.com/play/play.html?vid=t0924da3ym1&ptag=4_7.5.0.22257_copy