楊?地（電子科技大學?電子科學與工程學院，四川?成都?610054）

　　摘?要：基于FPGA核心與千兆以太網傳輸技術組建線陣x射線圖像采集傳輸系統(tǒng)。FPGA芯片為核心控制，實現對X射線探測器控制、探測器信號積分時序、ADC采集時序控制、采集板間數據傳輸、千兆以太網數據傳輸控制。X射線探測器與采集板，采用菊花鏈數據傳輸結構方式以應對不同規(guī)模的場景。千兆以太網的傳輸確保了圖像數據的實時、高速與精準度。

　　關鍵詞：圖像采集；x射線檢測；FPGA；千兆以太網

　　0 引言

　　隨著公共安全越來越受到公眾的重視，X射線安檢機已經成為地鐵、汽車站、鐵路和海關等人口密集交通場所出入等的必備安檢設備?；贔PGA的X射線輻射圖像采集與傳輸系統(tǒng)，利用X射線的穿透性掃描成像快速掃描行李箱、集裝箱內物品，對槍支、易爆物和毒品等違禁物品進行快速甄別，保障公共安全與社會安寧 ^[1] 。X射線安檢機由線陣X射線圖像采集傳輸系統(tǒng)與上位機組成，本文主要研究線陣X射線圖像采集與傳輸系統(tǒng)，其中包括探測板、采集板與數據板。采集系統(tǒng)采用基于閃爍晶體與硅光電二極管技術組合在一起的陣列式硅光電二極管探測傳感器，Altera公司（注：已被Intel公司收購，更名為Intel公司）的Cyclone IV系列可編程門陣列為核心控制器，千兆以太網RGMII千兆媒體獨立接口為與上位機通信媒介 ^[2] 。

　　1 X射線探測系統(tǒng)電路設計

　　本文設計的X射線采集傳輸系統(tǒng)的硬件框圖如圖1所示。圖像采集與傳輸系統(tǒng)的硬件包含三個部分，X射線探測器模塊、FPGA數據采集模塊和千兆以太網RGMII數據傳輸模塊。

　　當 X 射線成像閃爍晶體（CsI）受X射線輻照后，將X射線轉換為可見光，閃爍體貼合在陣列硅光電二極管表面，陣列硅光電二極管接收到可見光后轉換為電流信號，再由前置集成放大器放大，積分轉化為電壓信號。放大器的靈敏度是由積分電路的反饋電容器定義。每路運放靈敏度設置可以從控制端口進行單獨控制，放大后信號通過 A/D 轉化成數字信號輸送到采集板 FPGA 片內，FPGA 通過LVDS傳輸格式將數據傳輸給數據板。

　　采集板發(fā)送到數據板是通過端口直接進入數據板 FPGA進行信號處理。信號處理單元對每個像素數據的重新排序、數據校正、暗偏移和像素點的靈敏度差異等進行處理。最后數據板通過選定的數據接口（千兆以太網通訊端口） 將圖像數據發(fā)送到系統(tǒng)PC上，與PC以千兆以太網接口連接。

　　1.1 線陣X 射線探測器模塊

　　線陣X射線探測器模塊由閃爍晶體（CsI）與硅光電二極管組成。閃爍晶體層受X射線輻照后，將X射線轉換為可見光，閃爍體貼合在陣列硅光電二極管表面，陣列硅光電二極管接收到可見光后轉換為電流信號。光電二極管陣列是 64 通道陣列；素間距為1.575 mm(雙能探測器通道板是兩個64路，共為 128 路)，HE(高能量)和LE(低能量)。

　　本文采用的閃爍體X射線探測器濱松S11212，由64陣列二極管組成，像素間距為1.6 mm，陣列二極管采用背照式設計，具有更高的靈敏度一致性和更小的象元變化。該探測器的工作溫度在-20℃~60℃，響應光線波長λ范圍為340 nm~1100 nm，暗電流平均值為5pA，最大值不超過30 pA。

　　1.2 FPG A 數據采集模塊

　　線陣X射線探測器在檢測到X射線入射時，探測器輸出一定數量的電荷Q，電荷Q的大小與入射X射線的強度成正比。若使用電壓型放大器放大信號，則輸入電壓 V_入 =Q/(C₁+C₂)，其中C ₁ 為探測器輸出信號到地間的電容；C ₂ 為放大器輸入電容與分布電容的總和。半導體極間的分布電容C ₂ 受環(huán)境溫度、外加偏壓等因素變化，即在不采取有效措施的情況下，即使探測器輸出的電荷Q是固定的，輸入電壓 V _入 也會隨C ₂ 變化而變化，從而 V _入 與Q成非線性關系。因此，普通電壓放大器在輸出時，輸出電壓V 出 不穩(wěn)定，不能得到V _出 與Q的線性關系。而電荷靈敏放大器，相當于一個開環(huán)增益很大的電容負反饋放大器， V _出 不受C ₂ 變化的影響且與探測器Q值成正比，電荷靈敏放大器如下圖2所示。

　　放大器輸入端電壓V _入：

　　上式中，Q為探測器X射線照射后輸出的電荷，K為放大倍數，C ₁ 為探測器對地的電容，C ₂ 為放大器輸入電容及分布電容，C _F 為反饋電容。

　　在滿足上述條件時，V _出 與Q成正比，比例系數與反饋電容相關。在電荷靈敏放大器中，反饋電容不會改變?yōu)槎ㄖ?，于是放大器的輸出電壓反映了探測器的輸出電荷大小。為了使探測器放大后的信號之間保持一致性與均勻性，使用DT64通道集成電荷靈敏放大器來對多通道的電荷信號進行放大。

　　對安檢設備中線陣X射線探測電路ADC的要求，ADC需具有較高的分辨率，分辨率決定這圖像數據的深度，為了保證圖像數據的精度，通常使用16位以上分辨率的ADC；ADC應具有足夠的采用率，滿足在放大器信號輸出時間內完成采樣，本設計中電荷靈敏放大器對放大64路信號的輸出時間分別為1 μs，因此對于ADC（模數轉換器）的采樣率應大于1 Mbit/s；綜合尺寸、功耗、工作環(huán)境溫度等多方面的因素考慮，選用TI公司設計的ADS8861模數轉換器，其特點是16位，采樣率為1 Mbit/s，全差分輸入，串行輸出的SAR模數轉換器。

　　1.3 千兆以太網R G M II數據傳輸模塊

　　X射線安檢系統(tǒng)一般需要多塊探測板進行級聯(lián)，一塊探測板具有128個探測點，針對大型的應用環(huán)境可能為上千個探測點，因此在實際工作工程中，對圖像數據快速、準確的傳輸有很高的要求。理想情況下數據速率計算公式如下：

　　數據速率=[lines / s] × [板的數量] × [128像素/板]× [16比特/像素]= [x Mbps]             (2)上式中[Lines/s]為積分器每秒放大的像素行，因為積分器工作周期為1 kHz，因此得到1 000 Lines/s。板的數量在普通車站、地鐵、機場對行李箱安檢的應用環(huán)境下最小為12塊，針對海關的集裝箱安檢的應用環(huán)境所需板的數量最大為80塊。因此在理想條件下得到最小的傳輸速率為24.576 MMbit/s，最大的傳輸速率為163.84MMbit/s。此速率僅為圖像數據的傳輸，在實際數據傳輸中，為了保證數據的準確性還需考慮數據包的封裝格式與相關的指令，因此大于理論的傳輸速率。另外對于X射線的安檢設備，在系統(tǒng)與PC上位機的數據傳輸之間會有一定的距離，在大型的應用環(huán)境中需要采用較長的傳輸距離，為了保證數據傳輸的穩(wěn)定性與精準度，本文采用千兆以太網進行對數據的傳輸，采用RTL8211D千兆網卡芯片。

　　本文千兆以太網數據傳輸根據TCP/IP協(xié)議的網絡通信架構設計，整個傳輸的結構包含用戶層、傳輸層、網絡層、數據鏈路層、物理層。千兆以太網數據傳輸的總體設計架構如圖3所示。

　　用戶邏輯部分設計部分包含用戶層、傳輸層、網絡層，主要負責根據用戶自定義數據格式以及UDP、IP協(xié)議將數據進行特定格式打包與解析操作。以太網MAC控制器構成數據鏈路層，控制發(fā)送幀與接收幀的操作，并且負責對上層輸的數據進行MAC幀打包，對從接口發(fā)送來的數據進行解析。PHY芯片組成物理層，通過FPGA的控制信號，完成對數據包的封裝，并且時序控制PHY芯片將數據轉化為波的形式傳輸給PC上位機 ^[5] 。

　　2 X射線探測系統(tǒng)的控制邏輯

　　2.1 圖像采集時序控制

　　圖像采集時序主要是FPGA對探測器的積分器與ADC采樣時序控制如圖4。每采集板都安裝線陣X射線圖像傳感器，每塊板在接收到X射線光照射時會均勻產生與光強相對應的電流信號。通過時序控制增益可控的多路積分器對電流信號進行放大，并讓ADC在規(guī)定的周期內對放大的信號進行采集，此處使用一個16位ADC分別對高低能積分值進行采樣。

　　2.2 千兆以太網數據傳輸

　　如圖5所示，由PHY芯片發(fā)送的四位數據通過DDIO模塊轉化為8位數據供后續(xù)模塊處理。接收模塊對數據解析并存儲，然后將數據的有效字段提取出包括CMD、OPE、DM ID、SIZE，通過判斷有效字段可以知道要執(zhí)行何種功能。數據板會發(fā)送給采集板相應的信號讓采集板完成對應功能。之后再將得到的數據傳輸通過CRC校驗并發(fā)送。

　　3 結論

　　本文提出一種以FPGA為控制核心，結合圖像采集模塊與千兆以太網傳輸模塊的線陣X圖像傳感器采集傳輸系統(tǒng)。根據不同的應用場景，可選擇不同塊數的X射線探測器與采集板，采用菊花鏈數據傳輸結構方式以應對不同規(guī)模的場景。 千兆以太網的傳輸確保了圖像數據的實時、高速與精準度，具有良好的應用價值與市場。

　　參考文獻

　　[1] 鄭金州,魯紹棟.X射線技術在安檢領域的應用[J].CT理論與應用研究,2012,21(02):357-364.

　　[2] 楊雷,高富強,李嶺,等.高速低能X射線工業(yè)CT數據采集與傳輸[J].計算機應用,2014,34(11):3361-3364.

　　[3] 趙妮.基于X射線探測技術的電路設計[J].核電子學與探測技術,2011,31(07):779-782,81.

　　[4] 丁祥,胡曉君,張魯殷,等.基于一種X射線平板探測器采集電路的設計[J].電子元器件與信息技術,2017(01):71-80.

　　[5] 張威.基于FPGA的高速以太網接口設計和實現[D].成都：電子科技大學,2016.

　　本文來源于科技期刊《電子產品世界》2019年第9期第44頁，歡迎您寫論文時引用，并注明出處。