更下一代的Xmont(也就是說還未定下名稱)，英特爾仍在規(guī)劃其功能和性能提升。

　　上述只是微體系結(jié)構(gòu)的名稱。這些內(nèi)核所使用的實際芯片可能會有不同的名稱，這意味著芯片可能是Core架構(gòu)而以Lake命名，例如，Ice Lake將是Sunny Cove核心。

　　最后，英特爾公司處理器核心與視覺計算高級副總裁Raja Koduri表示，英特爾將其微體系結(jié)構(gòu)更新分為通用性能提升和特殊用途性能提升兩個不同的部分。通用性能更新為原始IPC(每時鐘指令)吞吐量或頻率增加，另一種是特殊用途性能提升，這意味著可以通過其他加速方法(如專用IP或?qū)Ｓ弥噶?來改進特定方案中使用的某些工作負載。無論代碼如何，這兩者中的任何一個的增加都會導(dǎo)致性能提升，而未來的微體系架構(gòu)將不依賴于最先進的工藝制程，最新產(chǎn)品將以當時可用的最佳工藝技術(shù)推向市場。因此，我們可能會看到一些核心設(shè)計跨越不同的工藝節(jié)點。

　　近段時間以來，英特爾10nm產(chǎn)品出現(xiàn)了延遲，對此Raja Kodur表示，英特爾的產(chǎn)品將與晶體管能力(即工藝制程)脫鉤。英特爾在10nm上擁有強大的IP，如果將其用于14nm將會實現(xiàn)更好的性能。而英特爾采用了新的方法來將IP與工藝技術(shù)分離。他強調(diào)，客戶購買的是產(chǎn)品，而不是“晶體管”。

　　至于如何確保未來不再發(fā)生延遲的情況，英特爾首席工程官兼技術(shù)、系統(tǒng)架構(gòu)和客戶端產(chǎn)品業(yè)務(wù)總裁Murthy Renduchintala補充說，現(xiàn)在必須確保我們的IP并不是局限在某個工藝節(jié)點的，跨越多個工藝節(jié)點實現(xiàn)IP可移植性的能力非常重要。英特爾將繼續(xù)在設(shè)計中承擔巨大的風險，但是也會有應(yīng)變措施，需要盡可能多地制定無縫銜接的路線圖，以避免類似情況，并確保在有需要時盡快執(zhí)行這些路線圖以滿足客戶的期望。

　　他解釋，未來的工藝節(jié)點應(yīng)用，例如10nm、7nm將比以往具有更多的重疊，以保持產(chǎn)品設(shè)計的流暢。