一旦將若干個VCO配置為在最高工作頻率下產(chǎn)生一個倍頻程帶寬，則可用二分頻實現(xiàn)較低的LO頻率。ADRF6612接收器混頻器采用的就是這種方法，其中，VCO基頻范圍為2.7 Ghz至5.6 Ghz，通過從1至32分頻，兩級頻分實現(xiàn)200 Ghz至2700 Mhz的LO頻率。對于同時包括MC-GSM的應用，ADRF6614接收器混頻器包括兩個額外的高性能VCO內核，用于提供1800 Mhz至1900 MHz GSM頻段所需要的LO頻率。

　　由于現(xiàn)代無線微蜂窩可能不具備氣候控制環(huán)境的優(yōu)勢，所以這些接收器IC一類的組件可在較寬的極限溫度范圍內提供一致、可靠的性能。為了在較寬的工作溫度范圍內實現(xiàn)規(guī)定的性能，ADRF6612和ADRF6614 IC中的PLL和VCO采用了多種校準技術。

　　對于低噪聲寬帶寬，每個VCO內核采用一個8位的容性數(shù)模轉換器(CDAC)，后者可以為給定的LO頻率選擇正確的頻段(128選1)。系統(tǒng)會仔細監(jiān)控VCO諧振器幅度的任何變化，并用自動電平控制(ALC)系統(tǒng)調整幅度，以獲得最佳輸出幅度。每個IC都會在工作頻率被重新編程的時候執(zhí)行校準序列。這樣可以確保所選頻段將VCO調諧變容二極管的調諧電壓集中于最佳范圍內，使頻率合成器在所需工作溫度范圍保持鎖定。

　　每個ADRF6612和ADRF6614 IC中的四個VCO內核可以確保其工作范圍具有合適的重疊性，能適應不同的環(huán)境條件和器件制造容差。對于環(huán)境和工藝差異，內核一般會以相同的方向移動頻率，因而內建了充足的重疊機制，使得頻率合成器能夠始終實現(xiàn)鎖定條件。

　　一旦確定校準方案，就可以無限地維持頻率，調諧電壓范圍支持需要的同步范圍。在時分雙工(TDD)系統(tǒng)中，基站可能根據(jù)不同的時隙改變頻率，其工作時間可能按微秒計。在頻分雙工(FDD)系統(tǒng)中，可能需要多年鎖定單個頻率。

　　在ADRF6612和ADRF6614 IC系統(tǒng)工作期間，任何時候都不允許出現(xiàn)故障停機事故。因此，溫度變化和組件老化效應通過VCO的變容調諧電壓范圍和頻率調諧靈敏度(kV)來處理，溫度范圍有可能達145°C。每個IC會根據(jù)需要持續(xù)監(jiān)控器件溫度并調整VCO偏置。

　　ADRF6612和ADRF6614 Ic采用一種獨特方法，最大限度地減輕由雜散信號產(chǎn)物導致的接收器靈敏度下降問題。利用頻率合成器的整數(shù)模式和緊湊環(huán)路濾波器可使參考雜散產(chǎn)物低至?100 dBc以下。最小雜散信號對調制方案至關重要，如MC-GSM。對于LTE和其他調制方案，或者在需要精細的頻率階躍的情況下，頻率合成器可以工作于小數(shù)N分頻模式。參考路徑集成一個13位分頻器，整數(shù)和小數(shù)路徑各自集成16位分頻器，具有極大的靈活性。

　　對于需要共置相位跟蹤接收通道的應用中，如多輸入多輸出(MIMO)系統(tǒng)，可以通過菊花鏈方式將ADRF6612和ADRF6614 IC級聯(lián)起來，以便允許其中一個單元作為主頻率合成器，分別通過其外部LO輸出和輸入端口為其他從機接收器供電。這樣，就可以最大限度地降低額外LO分配放大器及其相位噪聲相應增大的程度。

　　為了同時支持高端和低端LO注入，每個IC的LO鏈提供了靈活的信號處理，如圖4所示。使用1至32的整數(shù)分頻比，即使是700 Mhz頻段和高IF，也可實現(xiàn)低端注入。LO級在從200 Mhz至2700 Mhz的整個LO范圍內，同時為無源混頻器內核提供一個方波驅動。

圖4.本LO信號鏈用于支持無線基站接收器

　　現(xiàn)代無線基站帶內信號在頻率上接近低電平輸入信號，因而蜂窩接收器可以充當阻塞信號。在這種情況下，在目標信號之上，來自阻塞信號附近LO放大器的相位噪聲被混頻進IF輸出頻段。這樣會提高噪底，有時能大幅降低接收器的信噪比(SNR)。

　　由于阻塞信號可能較大(高功率)，所以VCO相位噪聲必須極低，并且LO鏈不會在阻塞器失調條件下降低噪底。在這些超高的阻塞電平下，接收器噪聲系數(shù)會最終被阻塞信號主導，并根據(jù)阻塞器功率水平的高低下降。

　　在分立式接收鏈方案中，可以在LO路徑上引入一些濾波機制，以在阻塞器失調條件下，最大限度地降低來自VCO和LO分配放大器的相位噪聲。然而，在集成式前端中，必須謹慎，避免LO鏈中的加性相位噪聲。

　　ADRF6612和ADRF6614 IC采用高增益LO鏈和硬限幅放大器以將LO鏈驅動至限幅。當每個級進入硬限幅時，在其他情況下會增大相位噪聲的LO鏈小信號增益將大幅下降，從而將阻塞條件下的噪聲系數(shù)下降問題減至最低。

　　來自阻塞信號的噪聲折疊會降低接收器輸出噪聲頻譜性能，提高輸出噪底，從而降低接收器噪聲系數(shù)。根據(jù)設計，ADRF6612和ADRF6614接收器IC可在最大限度減小接收器噪聲系數(shù)降幅的條件下承受較大的阻塞信號，如圖5所示。即使輸入阻塞電平為10 dBm，在載波失調10 MHz條件下，接收器的噪聲系數(shù)也只會下降3.2 dB，即使轉換增益在極端阻塞電平下縮減1 dB，亦是如此。

　　這些接收器IC具有超高的集成度，因而對現(xiàn)代無線基站設計師來說，可以大幅提升性能，節(jié)省DC功耗，如圖6所示。IC采用一種技術，可以同時優(yōu)化片上混頻器周圍的RF和IF級。

　　該技術首次用于ADRF6612，在整個溫度范圍內和整個頻率范圍內以及低功耗條件下，最低IIP3超過25 dBm，在整個溫度范圍內，為29 dBm至2 GHz。該技術還具有最佳接收路徑噪聲系數(shù)性能和高轉換增益，如圖7所示。

圖5.本圖比較了ADRF6614接收器IC在低電平和高電平阻塞信號(分別為左側和右側)下的輸出噪聲頻譜

圖6.本信號鏈所示為典型無線基站接收器中采用的組件

圖7.圖中所示為ADRF6612接收器IC的實測增益、噪聲系數(shù)和輸入三階交調截點(IIP3)。