基于可逆邏輯電路的脈沖分配器設(shè)計
2 可逆脈沖分配器的設(shè)計
在傳統(tǒng)的不可逆時序電路中,使用的邏輯門是不可逆的。要設(shè)計可逆邏輯電路,就要使用可逆邏輯門進(jìn)行構(gòu)造。本文將傳統(tǒng)的不可逆時序電路中的邏輯門替換成可逆邏輯門,不改變原有電路的設(shè)計原理,從而將不可逆邏輯電路轉(zhuǎn)化為可逆邏輯電路。本文引用地址:http://www.biyoush.com/article/201809/388701.htm
傳統(tǒng)的可逆脈沖分配器主要是由計數(shù)器和相應(yīng)的譯碼器組成,基于扭環(huán)計數(shù)器的脈沖分配器如圖2所示。其中計數(shù)器又由觸發(fā)器級聯(lián)而成,所以要將其中的觸發(fā)器和基本的與門轉(zhuǎn)換成相應(yīng)的可逆邏輯門,另外,由于可逆邏輯電路不能有扇入或者扇出,所以圖2中的扇入扇出信號要用可逆邏輯門對信號進(jìn)行復(fù)制。
首先要將傳統(tǒng)的D觸發(fā)器轉(zhuǎn)化可逆D觸發(fā)器??紤]到量子代價和量子門數(shù)的影響,設(shè)計了由圖1中的FRG門、F2G門構(gòu)成的可逆D觸發(fā)器,具體結(jié)構(gòu)如圖3所示。
由圖3(a)所示,當(dāng)C輸入為0時,輸出Q保持不變,當(dāng)C輸入為1時,輸出Q和D的信號相同。將圖3(a)中的電路封裝成圖3(b)所示的模塊。本文設(shè)計的可逆D觸發(fā)器(圖3)的性能指標(biāo)和文獻(xiàn)中設(shè)計的可逆D觸發(fā)器比較如表1所示。
由表1可以看出本文設(shè)計的量子可逆D觸發(fā)器比文獻(xiàn)所用的量子門數(shù)減少了5個,量子代價減少了40,垃圾位減少了6個。在設(shè)計多位脈沖分配器時,量子門數(shù)、量子代價和垃圾位會有明顯降低。
圖2所示的計數(shù)器是扭環(huán)計數(shù)器,根據(jù)設(shè)計原則,將計數(shù)器中的觸發(fā)器替換成可逆D觸發(fā)器,從而設(shè)計出可逆扭環(huán)計數(shù)器。如圖4所示。
評論