即根據(jù)設計復雜程度及功能模塊的不同,將整個設計劃分成不同功能BLOCK塊,由不同的設計開發(fā)人員并行進行邏輯電路和PCB板設計;然后在設計頂層,將各個BLOCK塊最終的設計結果,以“器件”的方式調入,合成一塊整板設計。這種方法稱為PCB板設計復用。

通過這種方法我們不難看出,它可以極大的縮短設計周期,設計時間僅為用時最多的BLOCK塊的設計時間和后端接口連接處理的時間之和。

工具標準化和第三方工具集成

目前有許多廠商從事電子設計自動化(EDA)工具的開發(fā)工作,如Cadence,Synopsis,Mentor  Graphics為主要的EDA工具供應商;除此之外,還有許多其他EDA廠商。EDA所涉及的領域很廣泛,包括網絡、通信、計算機、航天航空等。產品則涉及系統(tǒng)板極設計、系統(tǒng)數(shù)字/中頻模擬/數(shù)?；旌?射頻仿真設計、系統(tǒng)IC/ASIC/FPGA的設計/仿真/驗證、軟硬件協(xié)同設計等。任何一家EDA供應商均很難提供滿足各類用戶的不同設計需求的最強的設計流程。從市場占有來看,Cadence的強項產品為IC板圖設計和服務,Synopsis的強項產品為邏輯綜合,Mentor  Graphics的強項產品為PCB設計和深亞微米IC設計驗證和測試等。

毫無疑問,現(xiàn)代電子設計越來越依賴EDA工具和技術,EDA廠商則采用產品標準化的方法來適應用戶的這種需求,許多設計者在他的設計流程中采取多家公司的強項產品,組成最佳的設計流程。

各EDA廠商紛紛提高自己的強項產品的兼容性和集成第三方產品的能力,來適應用戶的潛在需求。

派生技術

以民用產品為主的廠商,為適應不同層次用戶的需求,往往需要開發(fā)不同功能、不同檔次的產品去占有市場。過去針對不同功能的產品開發(fā),我們經常采用不同的設計流程來分別實現(xiàn),即用不同設計數(shù)據(jù)生產不同功能的板子來實現(xiàn)產品。缺點是成本加大及設計周期延長,同時增加了產品人為的不可靠因素。

現(xiàn)在許多廠家采用派生技術來解決以上問題,即用同一個設計流程數(shù)據(jù)派生出不同功能系列的產品,從而達到降低成本、提高質量的目的。

為了適應用戶的這種需求,許多EDA 廠商均在自己的產品中增加了派生規(guī)則檢查(DRC)功能,如：Mentor Graphics的Board  Station,Zuken-Redac等,以Board  Station為例,它提供了完整的,從前端電路設計的派生功能模塊分配,到后端的物理布局規(guī)則檢查、產生不同派生產品的元器件清單表、生產加工數(shù)據(jù)、光繪數(shù)據(jù)及加工裝配圖等,從而徹底結束了這類設計困擾。