FPGA(Field-Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。FPGA的開發(fā)相對于傳統(tǒng)PC、單片機的開發(fā)有很大不同。FPGA以并行運算為主，以硬件描述語言來實現(xiàn);相比于PC或單片機(無論是馮諾依曼結構還是哈佛結構)的順序操作有很大區(qū)別，也造成了FPGA開發(fā)入門較難。下面給大家?guī)砹藥捉M原理圖設計：

復位和晶振電路原理圖設計

一個芯片，尤其是可編程芯片，通常在上電的瞬間需要一個短暫的時間進行內部參數(shù)的初始化，這個時候芯片無法立即進入工作狀態(tài)。通常稱上電初始化這些工作為復位，完成這個功能的電路稱之為復位電路。本FPGA 芯片使用的是低電平復位，支持上電復位和手動復位，RESET 按下之后產生低電平。

復位電路原理圖設計

晶振電路原理圖設計

晶振是為電路提供頻率基準的元器件，通常分成有源晶振和無源晶振兩個大類，無源晶振需要芯片內部有振蕩器，并且晶振的信號電壓根據(jù)起振電路而定，允許不同的電壓，但無源晶振通常信號質量和精度較差，需要精確匹配外圍電路(電感、電容、電阻等)，如需更換晶振時要同時更換外圍的電路。有源晶振不需要芯片的內部振蕩器，可以提供高精度的頻率基準，信號質量也較無源晶振要好。本FPGA 芯片采用50MHZ 的有源貼片晶振作為芯片工作的時鐘輸入。

晶振電路原理圖設計

按鍵開關電路原理圖設計

最小系統(tǒng)板上使用的四腿按鍵實際上是分兩組，每組中的兩個是相通的，而兩組直接是通過上面的按鈕來控制通斷狀態(tài)的。簡單理解成開關就可以了，按下去兩端就形成短路，松開手就形成開路。短路相當于輸入0，開路為1。另外需要說明的是，由于按鍵屬于機械開關，按動過程不可避免存在抖動的現(xiàn)象，所以用戶按下按鍵的時間可以稍微長一點。

按鍵開關電路原理圖設計

八位撥碼開關電路原理圖設計

撥碼開關就是相當與一個開關量，撥到ON 就表示接通，OFF 就是斷開，在數(shù)字電路中對 0、1，通常用于二進制輸入。本課題最小系統(tǒng)板使用八位撥碼開關作為一個字節(jié)的輸入，撥到ON 時相當于輸入“1”，默認輸入“0”。

八位撥碼開關電路原理圖設計

最小系統(tǒng)電路設計的總體電路原理圖

使用AlTIum 軟件設計的電路原理圖，F(xiàn)PGA 最小系統(tǒng)板包括時鐘電路、復位電路、電源電路、JATG 電路、PROM 配置電路、顯示模塊電路、開關電路以及各種接口電路。

最小系統(tǒng)電路設計的總體電路原理圖

FPGA產品的應用領域已經從原來的通信擴展到消費電子、汽車電子、工業(yè)控制、測試測量等廣泛的領域。把相對成熟的技術應用到某些特定領域如通訊，視頻，信息處理等等開發(fā)出滿足行業(yè)需要并能被行業(yè)客戶接受的產品這方面主要是FPGA技術和專業(yè)技術的結合問題，另外還有就是與專業(yè)客戶的界面問題產品設計還包括專業(yè)工具類產品及民用產品，前者重點在性能，后者對價格敏感產品設計以實現(xiàn)產品功能為主要目的，F(xiàn)PGA技術是一個實現(xiàn)手段在這個領域，F(xiàn)PGA因為具備接口，控制，功能IP，內嵌CPU等特點有條件實現(xiàn)一個構造簡單，固化程度高，功能全面的系統(tǒng)產品設計將是FPGA技術應用最廣大的市場，具有極大的爆發(fā)性的需求空間產品設計對技術人員的要求比較高，路途也比較漫長不過現(xiàn)在整個行業(yè)正處在組建“首發(fā)團隊”的狀態(tài)，只要加入，前途光明產品設計是一種職業(yè)發(fā)展方向定位，不是簡單的愛好就能做到的!產品設計領域會造就大量的企業(yè)和企業(yè)家，是一個發(fā)展熱點和機遇。