一個(gè)典型的SDSoC設(shè)計(jì)開發(fā)流程，包括以下幾個(gè)步驟：

　　用戶定義開發(fā)應(yīng)用所需的目標(biāo)平臺(tái)。

　　用戶基于C/C++設(shè)計(jì)和驗(yàn)證算法。

　　用戶根據(jù)系統(tǒng)特征描述確定性能瓶頸，然后進(jìn)行軟硬件分區(qū)。

　　SDSoC將自動(dòng)執(zhí)行那些通過PL(可編程邏輯)加速的功能，其他功能保留在PS(處理器系統(tǒng))中。

　　SDSoC也將自動(dòng)生成軟/硬件之間的連接和DataMover邏輯以連接PL和PS中的功能。

　　如果最終的結(jié)果未達(dá)到設(shè)計(jì)要求，開發(fā)者可以重新進(jìn)行軟硬件功能分區(qū)，探索最優(yōu)的系統(tǒng)架構(gòu)。

　　圖1，SDSoC典型開發(fā)流程(圖片來源：賽靈思)

　　沒錯(cuò)，使用SDSoC進(jìn)行應(yīng)用開發(fā)說起來就是這么簡單的幾步。我們這篇文章的內(nèi)容完全可以在這里劃上句號。

　　不過，我們還是希望將現(xiàn)在“簡單”的設(shè)計(jì)流程，和傳統(tǒng)上可編程邏輯“不簡單”的設(shè)計(jì)流程進(jìn)行一個(gè)對比，讓大家深刻認(rèn)識(shí)到SDSoC到底幫你做了些什么?

　　所謂“沒有對比就沒有傷害”，傳統(tǒng)的Zynq SoC開發(fā)流程是復(fù)雜成這個(gè)樣子的——首先由系統(tǒng)架構(gòu)工程師對軟硬件進(jìn)行分區(qū)，即確定哪些功能放入PL(可編程邏輯)中進(jìn)行硬件加速，哪些功能在PS(處理器系統(tǒng))中用軟件實(shí)現(xiàn);

　　接下來，硬件工程師基于Vivado生成要在PL中加速的IP并搭建硬件平臺(tái)，還要完成軟/硬件之間的連接，配置PS與PL之間的接口工作等;然后將硬件平臺(tái)的數(shù)據(jù)導(dǎo)入SDK，由軟件工程師完成配套的的驅(qū)動(dòng)和應(yīng)用程序的開發(fā)?？梢?，傳統(tǒng)的設(shè)計(jì)流程，需要很多團(tuán)隊(duì)和資源的介入，不簡單。

　　而如果完成了上述設(shè)計(jì)工作之后，發(fā)現(xiàn)系統(tǒng)架構(gòu)還需要優(yōu)化，這就悲催了——設(shè)計(jì)不得不重新調(diào)整軟硬件分區(qū)，上述整個(gè)開發(fā)流程又要重新進(jìn)行一遍，而且很多情況下需要多次迭代才能找到那個(gè)令人滿意的系統(tǒng)架構(gòu)和方案。由此耗費(fèi)的時(shí)間和資源，是巨大的，甚至是不可控的。

　　圖2，傳統(tǒng)的FPGA SoC應(yīng)用開發(fā)流程(圖片來源：賽靈思)

　　而使用SDSoC之后，很多工作是由工具自動(dòng)完成的：省去了諸如軟件驅(qū)動(dòng)和硬件連接等繁復(fù)的手動(dòng)工作，同時(shí)使用C/C++終端應(yīng)用可以像函數(shù)調(diào)用一樣輸入調(diào)用用戶算法IP;只需要單次點(diǎn)擊，就可以完成分區(qū)設(shè)置以確定需要在可編程邏輯中運(yùn)行的功能。

　　圖3，使用SDSoC簡化后的FPGA SoC應(yīng)用開發(fā)流程(圖片來源：賽靈思)

　　做一個(gè)不是十分準(zhǔn)確的比喻：SDSoC與傳統(tǒng)工具和開發(fā)流程的差別，就像是自動(dòng)擋與手動(dòng)擋汽車的不同，它讓復(fù)雜的工作對用戶變得“透明”，讓用戶實(shí)際的“操作”變得更簡單，而用戶由此被解放出來的精力，則可以用到思考“要去哪兒、如何走”等更高級的問題，而不是和“油離配合”較勁兒。

　　類比到FPGA SoC的應(yīng)用開發(fā)中，用戶最關(guān)注的部分往往是算法的最終實(shí)現(xiàn)和算法模塊的優(yōu)化——包括IP或是軟件功能塊——SDSoC的設(shè)計(jì)理念正是讓用戶能夠更加專注于這些核心問題，其他問題SDSoC幫你搞掂。從這個(gè)意義上看，SDSoC在“簡單”的背后確實(shí)不簡單。