作者 胡遠冰 電子科技大學 微電子與固體電子學院(四川 成都 610054)

　　胡遠冰(1989-)，男，碩士生，研究方向：模擬集成電路設計。

摘要：提出一種基于TSMC40LP工藝的輸入信號緩沖器，用于12 bit 4 GSPS ADC的緩沖器設計。本緩沖器采用開環(huán)源隨器結(jié)構，由于工藝角和溫度變化，開環(huán)結(jié)構的緩沖器的輸出共模將會漂移，導致比較器的輸入共模發(fā)生漂移，使得比較器的比較結(jié)果發(fā)生錯誤。采用Replica共模反饋的方式為主緩沖器提供共模，實現(xiàn)緩沖器的輸出共模的穩(wěn)定，避免比較器因為共模變化而工作不正常。為了達到線性度的要求，通過疊層源隨器和電容，將輸入信號耦合到源隨器的漏端，避免了短溝道器件的溝調(diào)效應。源隨器采用深N阱器件，消除了襯底偏置效應。本源隨器提供強大的輸入信號驅(qū)動，避免多通道ADC交織時，相互之間的影響。同時驅(qū)動大的電容負載，并提供高質(zhì)量的輸入信號。后仿真得到源隨器的最小帶寬為9.7 GHz，在1 pF負載，500 MHz，800 mVpp輸入信號時，SFDR為79.86 dB，滿足12 bit 4 GSPS ADC的要求。

0 引言

　　輸入信號緩沖器，可以采用閉環(huán)單位增益運放的方式實現(xiàn)，這也是最為常見的方式。對于低速ADC而言，可以不用緩沖器，或者閉環(huán)運放的方式，而超高速ADC而言，如果不采用緩沖器，通常封裝的寄生電感會使得輸入信號質(zhì)量變差。高速高帶寬應用的閉環(huán)運放穩(wěn)定性是很難保證的。緩沖器將提供強大的輸入信號驅(qū)動，避免多通道ADC交織時，相互之間的影響。同時驅(qū)動大的電容負載，并提供高質(zhì)量的輸入信號。因此對于超高速ADC而言，輸入信號緩沖器是至關重要的模塊之一。源隨器作為ADC的緩沖器，其輸出阻抗低，結(jié)合ADC的采樣電容，可以達到寬帶的目的。

1 硬件設計

　　常見的源隨器主要有兩種結(jié)構：單管源隨器^[1](Source follower)和超級源隨器^[2](Super-source follower)。

　　圖1為單管源隨器電路及其小信號等效電路，通過小信號等效模型可以計算出輸入輸出增益和輸出阻抗。從其表達式也可以看出，輸入輸出增益近似為單位增益，輸出阻抗小，但是輸入輸出的線性度受溝道調(diào)制效應、襯偏效應(深N阱工藝不受影響)的影響，使得輸入輸出線性度在高頻時迅速變差。

(1)

　　由于MOS管的跨導較小，單管源隨器的輸出阻抗較大，要實現(xiàn)大帶寬較為困難，需要較大的功耗。為了進一步減小輸出阻抗，采用負反饋方式的超級源隨器，以輸出阻抗減小環(huán)路增益的倍數(shù)。超級源隨器及其小信號等效電路^[2]，如圖2所示。

　　當輸入信號保持不變時，輸出減小，使得NM1的漏端也減小，PM1的柵源電壓增大，流過PM1的電流變大，使得輸出電壓增大，實現(xiàn)電壓負反饋，達到穩(wěn)定輸出的目的。根據(jù)KCL方程可以得到超級源隨器的增益和輸出阻抗的表達式：其中rn_o與rp_o分別為NM1與PM1的輸出阻抗;r₁與r₂為電流源的輸出電阻。

(2)

　　假設電流源是理想電流源，與單管源隨器相比具有更大的增益，更小的輸出阻抗。但是超級源隨器仍然存在溝調(diào)效應和襯偏效應非理想因素的影響，導致高頻輸出信號的線性度變差。調(diào)研發(fā)現(xiàn)，有不少的文章都在致力于解決上述源隨器存在的非理想效應^[3-6]，但是效果不是很理想，不能應用于超高速ADC。

　　通過上述的分析，傳統(tǒng)的源隨器與超級源隨器結(jié)構均存在溝道調(diào)制效應和襯底偏置效應，會影響高速ADC輸入信號的線性度，惡化ADC的性能^[7]?；谡{(diào)研分析，采用一種解決溝道調(diào)制效應和襯底偏置效應的源隨器結(jié)構^[3-4]，同時能夠滿足超高速ADC的線性度要求。圖3為本設計采用的適用于超高速ADC輸入信號緩沖器的基本電路結(jié)構。NM1、NM2、NM3、NM4構成源隨器的主要輸入對管。R1、C1解決高頻輸入時的源隨器線性度下降。R3為終端電阻，其共模電壓由共模反饋部分提供。NM5、NM6、NM7、NM8和Amp構成共模反饋。

　　本設計所采用的源隨器電路解決了傳統(tǒng)源隨器存在的非理想因素。NM1、NM2、NM3、NM4均為深N阱器件，在設計時不用考慮襯底偏置效應的影響。通過C1、NM3、NM4將輸入信號耦合到節(jié)點NA、NB，使得NM1、NM2的漏源電壓變化減小，減小了溝調(diào)效應的影響，提高線性度。傳統(tǒng)的設計是不含共模反饋的，對于超高速ADC應用的緩沖器設計共模反饋需要很高的帶寬，在穩(wěn)定性方面是很難保證的，而且功耗非常大。為了克服輸出輸共模隨溫度和工藝的變化，提出了共模反饋的解決方案，為了滿足超高速ADC的應用，本設計提出了Replica的共模反饋方式，給主源隨器提供共模電壓，將源隨器按比例復制用于共模反饋，那么共模反饋部分工作在DC狀態(tài)，穩(wěn)定性可以很好地得到滿足，功耗也較低。通過共模反饋的使用，解決了因為工藝角和溫度變化使得輸出共模變化的問題，保證后續(xù)比較器能夠正常工作。

　　在設計源隨器時，根據(jù)ADC的指標來計算，對于12 bit 4 GSPS ADC而言，用SFDR近似SNDR計算：

(3)

　　要達到12位精度，SFDR=74 dB，要達到11位精度，SFDR=67.98 dB。

　　對于輸入buffer，以單極點近似有：

(4)

　　要求在一個周期內(nèi)buffer的輸出能夠建立到0.5 LSB范圍內(nèi)：

(5)

　　得到輸入buffer的帶寬滿足：

(6)

　　考慮工藝角和溫度變化對帶寬的影響，取BW=7 GHz。但實際的時鐘包含上升沿、下降沿以及非交疊時間，建立時間不會達到一個周期，所以建立時間會比一個時鐘周期要短，因此在設計時取帶寬BW=10 GHz。

2 前仿真驗證

　　完成源隨器設計后，源隨器負載電容為1.5 pF，200 mV的正弦輸入信號通過4.7 μF電容交流耦合進入源隨器。圖4為Buffer各個Corner下的帶寬前仿真如圖4所示(SSHT最小為10.8 GHz)。

　　對源隨器的輸出進行FFT分析，得到不同工藝角下源隨器輸出的線性度(SFDR)，如表1所示。

　　前仿真可以看到，本次設計緩沖器，在低頻的線性度均在85 dB以上，1.8 GHz輸入信號時，線性度均在71 dB以上，滿足12 bit 4 GSPS ADC的應用要求。

3 后仿真驗證

　　在該源隨器經(jīng)過前仿真驗證后，充分考慮匹配和減小寄生，進行版圖實現(xiàn)，進行寄生參數(shù)提取，完成后仿真驗證。圖5為TT Corner下源隨器輸出信號在不同輸入信號頻率時，輸出信號的頻譜，從中可以得到SFDR參數(shù)，不同Corner的統(tǒng)計結(jié)果如表2所示，與前仿真相比，后仿真線性度有一定的減小，最小帶寬大于9.6 GHz。均滿足12 bit 4 GSPS ADC的要求。

4 結(jié)論

　　本次設計所提出的源隨器結(jié)構，適用于超高速ADC的輸入信號緩沖器，解決了傳統(tǒng)緩沖器存在的溝調(diào)效應和襯偏效應。提出了Replica的共模反饋方式，為緩沖器提供共模，解決了ADC緩沖器的輸出共模在工藝角和溫度變化后發(fā)生漂移的問題。仿真驗證得到源隨器的低頻線性度均在73 dB以上，奈奎斯特頻率輸入的線性度均在65 dB以上，滿足12 bit 4 GSPS ADC設計需要。

　　參考文獻：

　　[1]M.J.Kramer,E.Janssen,K.Doris.A 14 b 35 MS/s SAR ADC Achieving 75 dB SNDR and 99 dB SFDR With Loop-Embedded Input Buffer in 40 nm CMOS[J].IEEE Journal of Solid-State Circuits.2015,12(50),:2891-2900.

　　[2]M.Koutani,Y.Fujimoto,M.Miyamoto.A highly linear CMOS buffer circuit with an adjustable output impedance[C].Proceedings of the IEEE 2003 Custom Integrated Circuits Conference, 2003,685-688.

　　[3]M.V.Campos,A.L.Fortunato,C.A.dos Reis Filho.New 12-bit source-follower track-and-hold circuit suitable for high-speed applications[C].2011 IEEE/IFIP 19th International Conference on VLSI and System-on-Chip,Hong Kong,2011, 82-85.

　　[4]A.M.A.Ali.A 14 Bit 1 GS/s RF Sampling Pipelined ADC With Background Calibration[J].IEEE Journal of Solid-State Circuits,2014,12(49):2857-2867.

　　[5]J. Matsuno, M. Hosoya, M. Furuta and T. Itakura.A 3-GS/s 5-bit Flash ADC with wideband input buffer amplifier[C].2013 International Symposium onVLSI Design, Automation, and Test (VLSI-DAT), Hsinchu, 2013,1-4.

　　[6]S. W. Yoon and K. W. Kwon, A source-follower with bias current regulator for enhanced linearity[C].2015 International SoC Design Conference (ISOCC), Gyungju, 2015,243-244. [7]M.Straayer.27.5 A 4GS/s time-interleaved RF ADC in 65nm CMOS with 4GHz input bandwidth[C].2016 IEEE International Solid-State Circuits Conference (ISSCC), San Francisco, CA,2016,464-465.

　　本文來源于《電子產(chǎn)品世界》2018年第6期第55頁，歡迎您寫論文時引用，并注明出處。