Intel 64層閃存率先商用10nm：晶體管密度增2.7倍
加入技術(shù)交流群
Intel這幾年制造工藝的推進緩慢頗受爭議，而為了證明自己的技術(shù)先進性，Intel日前在北京公開展示了10nm工藝的CPU處理器、FPGA芯片，并宣稱同樣是10nm，自己要比對手領(lǐng)先一代，還透露了未來7nm、5nm、3nm工藝規(guī)劃。
本文引用地址：http://www.biyoush.com/article/201709/364976.htm按照目前的消息，CannonLake將是Intel的第一款10nm工藝處理器，但在它之前，F(xiàn)alconMesaFPGA可編程芯片會更早使用10nm。
不過據(jù)最新報道，Intel10nm的第一站，其實是NAND閃存，而且是64層堆疊的3D閃存。
至于為何在閃存上首先使用新工藝，很大可能是因為NAND閃存結(jié)構(gòu)相對簡單，基本上就是海量同類晶體管堆積，相比之下CPU處理器就復(fù)雜多了，使用新工藝風(fēng)險很大——這也是Intel14nm、10nm屢屢推遲的一個因素。
目前還不清楚Intel10nm閃存的具體情況，但肯定是首先用于數(shù)據(jù)中心市場，等成本下來了再推到消費級領(lǐng)域。
按照Intel的說法，10nm工藝使用了FinFET(鰭式場效應(yīng)晶體管)、HyperScaling(超縮微)技術(shù)，可將晶體管密度提升2.7倍，結(jié)果自然可以大大縮小芯片面積，對閃存來說當(dāng)然就能極大地提升容量。
評論