半導(dǎo)體測(cè)試行業(yè)現(xiàn)狀

　　電子行業(yè)正處于不斷的壓力下必須降低其制造成本。上市時(shí)間給半導(dǎo)體制造商很大的壓力，在新產(chǎn)品投入市場(chǎng)后的很短時(shí)間內(nèi)，利潤(rùn)是最高的，隨后，由于競(jìng)爭(zhēng)者開(kāi)發(fā)了類似底價(jià)產(chǎn)品，利潤(rùn)水平開(kāi)始下降。開(kāi)發(fā)一個(gè)有效的節(jié)省費(fèi)用的測(cè)試程序往往是阻礙新產(chǎn)品投入批量生產(chǎn)的瓶頸。

　　對(duì)于半導(dǎo)體供應(yīng)商來(lái)說(shuō)，其中測(cè)試成本一直被視為沒(méi)有“增值”的成本。如圖1所示，ATE資本成本占IC平均銷售價(jià)格(ASP)的百分比逐漸變小 - 從2001年的5%上升到2010年的約1%。然而，整體器件的ASP也在減少，意味著在絕對(duì)成本方面，測(cè)試成本需要以與器件ASAP的減少相同或更大的速率降低，這使得測(cè)試工程師面臨更大的壓力以找到更具成本效益的測(cè)試解決方案。

　　實(shí)際情況是，通過(guò)采用諸如并行測(cè)試(也叫多點(diǎn)測(cè)試)等技術(shù)來(lái)提高傳統(tǒng)或“big ATE”測(cè)試系統(tǒng)利用率，只會(huì)在測(cè)試費(fèi)用方面產(chǎn)生有限的改進(jìn)，而不真正解決測(cè)試系統(tǒng)成本的核心問(wèn)題。對(duì)于開(kāi)發(fā)實(shí)驗(yàn)室，故障分析實(shí)驗(yàn)室或小批量生產(chǎn)的測(cè)試需求，多站點(diǎn)測(cè)試策略不會(huì)提高測(cè)試的經(jīng)濟(jì)性。

　　當(dāng)今的半導(dǎo)體器件包括各種數(shù)字，存儲(chǔ)器，模擬，混合信號(hào)和RF模塊等，所有這些都集成在單個(gè)封裝或SoC(system on chip，系統(tǒng)芯片)中。 結(jié)果是，測(cè)試解決方案不僅必須是成本有效的，而且必須靈活以便解決包括邏輯，存儲(chǔ)器，模擬，MEM和RF模塊的一系列電路類型的測(cè)試需求。 測(cè)試解決方案要能夠?yàn)楣こ處熖峁┏杀居行У淖詣?dòng)化設(shè)計(jì)驗(yàn)證，故障分析和試生產(chǎn)測(cè)試活動(dòng)的能力，而無(wú)需使用昂貴的“big ATE”。

　　今天的測(cè)試工程師面臨的挑戰(zhàn)是創(chuàng)建新的測(cè)試方法和系統(tǒng)，可以顯著的降低測(cè)試成本，以及解決可配置，靈活的測(cè)試解決方案的需求?；?a class="contentlabel" href="http://www.biyoush.com/news/listbylabel/label/PXI">PXI(Compact PCI Extensions for Instrumentation)數(shù)字，模擬和射頻測(cè)試產(chǎn)品和系統(tǒng)的最新進(jìn)展使測(cè)試工程師能夠利用PXI平臺(tái)滿足一系列ATE設(shè)備的測(cè)試需求。特別是，PXI數(shù)字產(chǎn)品中提供每引腳具備參數(shù)測(cè)量單元(PMU)功能，現(xiàn)在提供具有高價(jià)值和性能的ATE半導(dǎo)體測(cè)試功能。此外，PXI測(cè)試系統(tǒng)為測(cè)試工程師提供了經(jīng)濟(jì)高效的ATE，可用于故障分析，原型設(shè)備驗(yàn)證和試驗(yàn)/早期生產(chǎn)運(yùn)行 - 允許“big iron”ATE專注于批量生產(chǎn)測(cè)試應(yīng)用程序，同時(shí)在緊湊和可配置的平臺(tái)中提供工程測(cè)試功能。

　　半導(dǎo)體測(cè)試要求

　　數(shù)字和混合信號(hào)器件的基本測(cè)試需求包括直流參數(shù)測(cè)試和功能測(cè)試。 對(duì)于DC測(cè)試，必須表征器件的引腳，需要一個(gè)PMU(參數(shù)測(cè)量單元)。 如果使用單個(gè)PMU，需要通過(guò)多路復(fù)用開(kāi)關(guān)能夠訪問(wèn)的所有器件的引腳，以實(shí)現(xiàn)激勵(lì)電壓/測(cè)量電流或激勵(lì)電流/測(cè)量電壓。 一旦DC參數(shù)測(cè)試完成，就可以執(zhí)行器件的功能測(cè)試。在這種情況下，具有足夠深的存儲(chǔ)器，每通道可編程性(電壓，負(fù)載和方向)和實(shí)時(shí)比較的數(shù)字化儀成為執(zhí)行功能測(cè)試的關(guān)鍵。 解決這些功能的基本配置如圖2所示。

　　如圖2所示的單個(gè)PMU，開(kāi)關(guān)網(wǎng)絡(luò)(多路復(fù)用)和數(shù)字化儀的組合對(duì)于中等到高引腳數(shù)器件而言，迅速變得笨重且性能受限。此外，用于DC測(cè)試的開(kāi)關(guān)時(shí)間和編程/測(cè)量時(shí)間的組合很輕易就需要10甚至100毫秒，用于DC參數(shù)測(cè)試的時(shí)間就會(huì)變得很長(zhǎng)。

　　一個(gè)更好的解決方案和專業(yè)的ATE或“big iron”系統(tǒng)通常使用的是每個(gè)引腳或通道包含一個(gè)PMU，從而提供出眾的測(cè)試性能(包括速度和測(cè)量精度)。 圖3詳細(xì)說(shuō)明了每引腳配置的PMU的數(shù)字儀器的架構(gòu)。

　　現(xiàn)今，Marvintest的半導(dǎo)體測(cè)試解決方案的GX5295具有32通道數(shù)字I / O和每引腳PMU架構(gòu)，可作為緊湊型PXI測(cè)試平臺(tái)的一部分，例如TS-900半導(dǎo)體測(cè)試系統(tǒng) - 為用戶提供多通道數(shù)數(shù)字和 混合信號(hào)測(cè)試系并且具有小型，緊湊的PXI機(jī)箱占地面積。 (圖4)

　　直流參數(shù)測(cè)試

　　如前所述，PMU可以使用兩種模式之一，以對(duì)數(shù)字設(shè)備的輸入和輸出線執(zhí)行直流特性測(cè)試：

　　§ 強(qiáng)制電壓/測(cè)量電流

　　使用這種方法，PMU施加恒定電壓并使用其板載測(cè)量能力來(lái)測(cè)量被測(cè)試的設(shè)備/引腳所汲取的電流,還可以測(cè)量由PMU提供的電壓。

　　§ 強(qiáng)制電流/測(cè)量電壓

　　使用這種方法，PMU強(qiáng)制恒定電流流過(guò)器件或從器件引腳吸收恒定電流，然后測(cè)量電壓，還可以測(cè)量PMU的灌電流/源電流。

　　通過(guò)將每個(gè)通道的PMU與數(shù)字測(cè)試功能組合在一個(gè)儀器中，可以顯著簡(jiǎn)化對(duì)數(shù)字和混合信號(hào)器件執(zhí)行的一系列直流測(cè)試。在半導(dǎo)體器件上執(zhí)行的常見(jiàn)直流測(cè)試包括：

　　n VIH：(高電平輸入)施加到器件輸入的最小正電壓，器件將被邏輯高接受

　　n VIL：(低電平輸入)施加到器件輸入的最大正電壓，器件將被邏輯低接受

　　n VOL：(低電平輸出)器件輸出的最大正電壓定義為“保證”指定負(fù)載電流下的最大低正電平

　　n VOH：(高電平輸出)器件輸出的最小正電壓定義為“保證”指定負(fù)載電流下的最小高正電平

　　n IIL：(低電平輸入漏電流)當(dāng)輸入為邏輯低電平時(shí)測(cè)量的輸入漏電流

　　n IIH：(高電平輸入漏電流)當(dāng)輸入為邏輯高電平時(shí)測(cè)量的輸入漏電流

　　n IOS(H)：(高電平短路輸出電流)輸出為邏輯高電平時(shí)的短路輸出電流

　　n IOS(L)：(低電平短路輸出電流)輸出處于邏輯低狀態(tài)時(shí)的短路輸出電流

　　示例：VOH，VOL和IOS測(cè)試

　　輸出電壓電平測(cè)試用于在指定負(fù)載條件下使用時(shí)驗(yàn)證數(shù)字輸出的操作。它們還可以用于模擬最差情況下的負(fù)載條件，以觀察在輸出負(fù)載超過(guò)其指定極限時(shí)(例如，當(dāng)對(duì)地短路時(shí))DUT的工作情況。當(dāng)執(zhí)行這些類型的測(cè)試時(shí)，應(yīng)選擇不會(huì)損壞被測(cè)器件(DUT)的測(cè)試電流范圍以充分測(cè)試輸出。

　　以下示例顯示如何對(duì)數(shù)字輸出執(zhí)行VOH測(cè)試。此測(cè)試的目的是確保DUT在提供其最大額定驅(qū)動(dòng)電流的同時(shí)保持高于其指定輸出高電平的輸出電壓。對(duì)于該測(cè)試，PMU被編程為從DUT吸收電流，模擬負(fù)載條件。圖5顯示了DUT和數(shù)字儀器的連接方式。

　　為了執(zhí)行該測(cè)試，DUT被通電，并且儀器的一個(gè)通道(在該示例中為Ch1)用于施加輸入邏輯電平，該輸入邏輯電平迫使DUT的輸出為邏輯高。請(qǐng)注意，每個(gè)儀器通道可以配置為PMU或數(shù)字I / O模式，提供所需的靈活性和功能以支持VOH，VOL和IOS測(cè)試，這些測(cè)試要求在執(zhí)行PMU測(cè)量之前將器件的輸出編程為正確的狀態(tài)。

　　第二個(gè)數(shù)字通道(本例中為Ch2)被設(shè)置為PMU強(qiáng)制電流/測(cè)量電壓模式，初始電流吸收值不會(huì)損壞DUT輸出引腳。然后，PMU被編程為使器件電流從最小到最大測(cè)試值。在每個(gè)測(cè)試電流值下，測(cè)量DUT的輸出電壓，以確保其處于邏輯高電平的指定電壓范圍內(nèi)。還可以測(cè)量實(shí)際PMU測(cè)試電流，并用于為每個(gè)提供負(fù)載與輸出電壓電平曲線(參見(jiàn)圖6)。在這種情況下，被測(cè)器件(DUT)是八進(jìn)制鎖存器，每個(gè)輸出都測(cè)試輸出電平與電流負(fù)載。

　　上述測(cè)試技術(shù)也可用于VOL和IOS測(cè)試。 對(duì)于VOL測(cè)試，DUT的輸出將被編程為邏輯低電平，并且在測(cè)量輸出電壓電平時(shí)將輸出施加到輸出的指定負(fù)載，以確保其在器件的規(guī)格范圍內(nèi)。 對(duì)于IOS參數(shù)，輸出將被編程為指定的邏輯狀態(tài)，應(yīng)用于輸出的短路和測(cè)量的結(jié)果電流。

　　示例：漏電流測(cè)試(IIL，IIH)和V-I測(cè)試

　　測(cè)試器件的輸入包括泄漏電流測(cè)試以及表征DUT的每個(gè)輸入端上的保護(hù)二極管。 這些測(cè)試通過(guò)在DUT輸入引腳上逐步施加恒定電壓并在每個(gè)步驟測(cè)量輸入電流來(lái)執(zhí)行(圖7)。 由于漏電流通常在uA范圍內(nèi)，PMU應(yīng)設(shè)置為更靈敏的電流范圍，以實(shí)現(xiàn)更準(zhǔn)確的測(cè)量。

　　要進(jìn)行漏電流測(cè)試，DUT將被通電，PMU引腳將設(shè)置為強(qiáng)制電壓/測(cè)量電流模式。在每個(gè)輸入電壓設(shè)置下，PMU測(cè)量輸入所汲取的電流，然后根據(jù)DUT規(guī)格驗(yàn)證該值。也可以測(cè)量PMU正在采集的實(shí)際測(cè)試電壓。此處所示的測(cè)試技術(shù)也可用于VIL和VIH測(cè)試。

　　用于測(cè)量/表征連接到設(shè)備與地和VCC的輸入保護(hù)二極管引腳，PMU被配置為強(qiáng)制電壓/測(cè)量電流，其中電壓依次以小增量步進(jìn)以產(chǎn)生每個(gè)二極管的V-I曲線。 圖8顯示了TTL數(shù)字器件的保護(hù)二極管的V-I曲線。 注意器件在約0.4伏的結(jié)電壓下開(kāi)始導(dǎo)通。

　　半導(dǎo)體測(cè)試自動(dòng)化

　　今天的測(cè)試工程師正在不斷的壓力下縮短測(cè)試開(kāi)發(fā)時(shí)間，并在創(chuàng)建測(cè)試程序時(shí)變得更有效率。 測(cè)試開(kāi)發(fā)框架與可以自動(dòng)創(chuàng)建和執(zhí)行設(shè)備測(cè)試的軟件工具結(jié)合在一起，為測(cè)試工程師提供了強(qiáng)大的軟件開(kāi)發(fā)環(huán)境，以提高測(cè)試開(kāi)發(fā)和部署生產(chǎn)力。 例如，Marvin測(cè)試解決方案的TS-900包括ATEasy - 一個(gè)用于管理程序開(kāi)發(fā)和部署的全功能測(cè)試執(zhí)行環(huán)境，以及簡(jiǎn)化了標(biāo)準(zhǔn)測(cè)試的創(chuàng)建和執(zhí)行的測(cè)試庫(kù)，它提供了用于繪制IV特性曲線和支持二維Shmoo圖的交互式工具。

　　直流參數(shù)自動(dòng)測(cè)試創(chuàng)建

　　ICEasy的庫(kù)包括一整套測(cè)試功能，用于表征器件的輸入和輸出直流特性。利用TS-900的每引腳PMU功能，用戶能夠快速創(chuàng)建用于以下類型測(cè)試的測(cè)試程序：

　　§ Openand Shorts

　　§ Input Leakage (IIL, IIH)

　　§ Input Voltage Threshold (VIH, VIL)

　　§ Output Short Circuit (IOSH, IOSL)

　　§ Output Voltage Threshold (VOH, VOL)

　　§ Power Consumption (IDD, IDDQ)

　　這些預(yù)配置的測(cè)試結(jié)合了ICEasy的器件引腳和引腳組映射功能，為用戶提供了一種簡(jiǎn)單而簡(jiǎn)化的方法，可以將特定的器件引腳分配測(cè)試以及指定每個(gè)測(cè)試的通過(guò)/失敗限制，而無(wú)需執(zhí)行低級(jí)別的儀器設(shè)置和控制。 結(jié)果是更快的測(cè)試創(chuàng)建和更短的測(cè)試時(shí)間。

　　I-V Curve Tool

　　ICEasy的電流 - 電壓(I-V)曲線工具使用戶能夠以圖形方式繪制器件的ESD二極管的I-V特性。 該測(cè)試方法可以深入了解可能影響設(shè)備I/O引腳的器件故障機(jī)制，如電應(yīng)力(EOS)，靜電放電(ESD)，接合線問(wèn)題和封裝問(wèn)題。 而且最近，使用I-V曲線圖作為“阻抗特征”可能有助于識(shí)別假冒產(chǎn)品，其中將已知真實(shí)部件的阻抗或I-V標(biāo)簽出來(lái)并與可疑部件形成對(duì)比。

　　ICEasy的I-V曲線工具允許用戶輕松設(shè)置電壓和電流范圍以及步進(jìn)增量以及按名稱定義要測(cè)試的特定引腳(或引腳)。 此外，所有I/O引腳可以繪制在同一個(gè)圖形上，提供了一種比較所有器件I-V曲線的簡(jiǎn)單方法。 (見(jiàn)圖9)繪圖數(shù)據(jù)也可以通過(guò)TS-900的測(cè)試執(zhí)行環(huán)境(ATEasy)輕松導(dǎo)出。 易于測(cè)量I-V特性并繪制結(jié)果的能力是故障分析和設(shè)計(jì)驗(yàn)證應(yīng)用的關(guān)鍵特性。

　　Shmoo Plot Tool

　　ICEasy的Shmoo繪圖工具允許用戶在X和Y軸上輕松更改測(cè)試參數(shù)，無(wú)需編程 - 允許測(cè)試工程師直觀地觀察被測(cè)設(shè)備的通過(guò)/失敗操作范圍。 TS-900的Shmoo繪圖功能是設(shè)備表征和鑒定的公認(rèn)測(cè)試方法，為用戶提供了強(qiáng)大的設(shè)計(jì)驗(yàn)證和早期生產(chǎn)測(cè)試資格認(rèn)證技術(shù)。 ICEasy的Shmoo工具支持自動(dòng)化和交互式控制，允許用戶即時(shí)更改參數(shù)或通過(guò)TS-900的測(cè)試管理器(ATEasy)控制測(cè)試以及記錄生成的數(shù)據(jù)。 如圖10所示，Shmoo工具允許用戶輕松地改變測(cè)試參數(shù)范圍，例如VCC，時(shí)鐘頻率，邊沿放置，輸入電平等，以便完全表征器件的通過(guò)/失敗操作條件。

　　PXI半導(dǎo)體測(cè)試系統(tǒng)

　　考慮解決半導(dǎo)體測(cè)試需求的儀器和軟件的可用性，測(cè)試工程師現(xiàn)在可以選擇采用PXI架構(gòu)來(lái)滿足當(dāng)前和未來(lái)的ATE要求。 諸如TS-900的系統(tǒng)為專有的ATE系統(tǒng)提供了可比較的功能和性能，如今，可以在使用16塊32通道GX5295數(shù)字I/O(每引腳帶PMU)的緊湊型20插槽PXI機(jī)箱中支持多達(dá)512個(gè)數(shù)字I / O通道。

　　此外，通過(guò)在PXI平臺(tái)上進(jìn)行標(biāo)準(zhǔn)化，用戶可以通過(guò)結(jié)合包括SMU，數(shù)字化儀，AWG以及RF信號(hào)源和分析儀在內(nèi)的各種儀器來(lái)擴(kuò)充系統(tǒng)。

　　TS-900具有集成的高性能模塊化接收器接口，是用戶希望優(yōu)化產(chǎn)品生命周期整體測(cè)試策略的理想平臺(tái)。如表1所示，與手動(dòng)或半自動(dòng)臺(tái)式測(cè)試配置相比，TS-900作為新產(chǎn)品具有顯著的優(yōu)勢(shì)。采用TS-900等測(cè)試系統(tǒng)可為工程師提供更快更自動(dòng)化的過(guò)程，用于表征器件，從而將器件表征和驗(yàn)證從幾周縮短到幾天。此外，TS-900可以有效地解決早期生產(chǎn)設(shè)備的測(cè)試成本，而不用昂貴的資本成本(測(cè)試時(shí)間)，固定和長(zhǎng)時(shí)間的測(cè)試開(kāi)發(fā)時(shí)間，而不依賴“大鐵”ATE。憑借廣泛的軟件工具和直觀的軟件開(kāi)發(fā)/測(cè)試執(zhí)行環(huán)境(ATEasy)，TS-900滿足了測(cè)試平臺(tái)的需求，可以彌補(bǔ)工程實(shí)驗(yàn)室和批量生產(chǎn)測(cè)試之間的測(cè)試差距。