PCI-SIG在2017開(kāi)發(fā)者大會(huì)上宣布推出0.9版的PCIe 4.0規(guī)范，也趁勢(shì)公布確定32GT/s為下一代PCIe 5.0標(biāo)準(zhǔn)架構(gòu)的傳輸速率，不斷突破業(yè)界水平，朝更低功耗、更高效能邁進(jìn)。

　　PCIe 4.0規(guī)范數(shù)據(jù)速度達(dá)16GT/s，支持更高效能、更低功耗的應(yīng)用。 此次公布的0.9版PCIe 4.0規(guī)范更首次開(kāi)放成員在發(fā)布前進(jìn)行符合性測(cè)試(Compliance Testing)。 PCI-SIG主席兼總裁Al Yanes表示， PCI-E 4.0的功能特性已完成，即將進(jìn)入最終的IP復(fù)審階段，在符合性測(cè)試過(guò)程中吸引到不少關(guān)注，也有早期采用者針對(duì)16GT/s解決方案進(jìn)行測(cè)試。

　　PCIe 4.0架構(gòu)持續(xù)以節(jié)能作為發(fā)展目標(biāo)。 最新優(yōu)化功能包含以下：為服務(wù)型設(shè)備擴(kuò)增卷標(biāo)(Tag)以及信用(Credit)、縮短系統(tǒng)延遲、信道邊線(xiàn)微調(diào)(Margining)、絕佳的RAS性能、新增信道及帶寬則具備擴(kuò)展性(Scalability)，此外I/O虛擬化及平臺(tái)整合也都有大幅改善。

　　PCIe 4.0規(guī)范經(jīng)過(guò)重要功能改善后，為PCIe 5.0打下堅(jiān)實(shí)基礎(chǔ)，因此加速整體研發(fā)過(guò)程，確定32GT/s為下一代PCIe 5.0標(biāo)準(zhǔn)架構(gòu)的傳輸速率。 目前PCIe 5.0已完成0.3版本預(yù)計(jì)2019年完成標(biāo)準(zhǔn)制定，這次瞄準(zhǔn)更多高效能應(yīng)用新領(lǐng)域，包括人工智能、機(jī)器學(xué)習(xí)、視覺(jué)計(jì)算、存儲(chǔ)和網(wǎng)絡(luò)等。 針對(duì)400Gb電信級(jí)以太網(wǎng)絡(luò)(Ethernet)解決方案與200Gb/s雙重InfiniBand等高端網(wǎng)絡(luò)，PCIe 5.0架構(gòu)最高可提供到128GB/s的帶寬。 Al Yanes表示PCIe 5.0的32GT/s帶寬將會(huì)在產(chǎn)業(yè)樹(shù)立全新的速度標(biāo)準(zhǔn)。