ASIC中的異步時(shí)序設(shè)計(jì)
加入技術(shù)交流群
作者：王夏泉 (華中科技大學(xué) 電子與信息工程系，武漢 430074)
絕大部分的ASIC設(shè)計(jì)工程師在實(shí)際工作中都會(huì)遇到異步設(shè)計(jì)的問題，本文針對(duì)異步時(shí)序產(chǎn)生的問題，介紹了幾種同步的策略，特別是結(jié)繩法和異步FIFO的異步比較法都是比較新穎的方法。
點(diǎn)擊此處，下載全文
EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > ASIC中的異步時(shí)序設(shè)計(jì)
作者：王夏泉 (華中科技大學(xué) 電子與信息工程系，武漢 430074)
絕大部分的ASIC設(shè)計(jì)工程師在實(shí)際工作中都會(huì)遇到異步設(shè)計(jì)的問題，本文針對(duì)異步時(shí)序產(chǎn)生的問題，介紹了幾種同步的策略，特別是結(jié)繩法和異步FIFO的異步比較法都是比較新穎的方法。
點(diǎn)擊此處，下載全文
評(píng)論