項(xiàng)目背景及可行性分析

項(xiàng)目名稱：基于FPGA的磁懸浮電機(jī)數(shù)字控制器

項(xiàng)目主要內(nèi)容：設(shè)計(jì)了一個(gè)基于模糊控制的變參數(shù)PID控制器，利用模糊控制的專家推理能力，實(shí)時(shí)調(diào)整PID的系數(shù)，以FPGA硬件電路實(shí)現(xiàn)算法程序，以改善磁懸浮電機(jī)控制系統(tǒng)的控制品質(zhì)。

項(xiàng)目關(guān)鍵技術(shù)及創(chuàng)新點(diǎn)：本設(shè)計(jì)采用基于模糊理論的PID控制技術(shù)。以硬件電路實(shí)現(xiàn)算法程序，將原來(lái)的電路板級(jí)產(chǎn)品集成為芯片級(jí)產(chǎn)品，從而降低了功耗，提高了可靠性。

技術(shù)成熟性及待解決問(wèn)題：磁懸浮電機(jī)具有體積小、能量消耗小、較短的軸承和更高的臨界速度等優(yōu)點(diǎn)，因此可以預(yù)見(jiàn)，磁懸浮電機(jī)在空間應(yīng)用和高速運(yùn)行領(lǐng)域有著很好的應(yīng)用前景。基于模糊理論的PID控制技術(shù)已基本成熟，其應(yīng)用也越來(lái)越廣泛，但單片系統(tǒng)的數(shù)字控制系統(tǒng)還沒(méi)得到很好的解決（例如集成度不高，體積不夠小，速度不夠快）。

項(xiàng)目實(shí)施方案

1.方案基本功能框圖及描述

本設(shè)計(jì)所采用的磁懸浮電機(jī)控制系統(tǒng)由磁懸浮電機(jī)樣機(jī)、相應(yīng)的傳感器、信號(hào)調(diào)理電路、FPGA控制器、隔離電路和驅(qū)動(dòng)電路組成。傳感器檢測(cè)出的轉(zhuǎn)子位移和速度的反饋信號(hào)，調(diào)理后送到FPGA，經(jīng)過(guò)FPGA芯片內(nèi)部控制器的處理后輸出PWM信號(hào)，產(chǎn)生電流，以實(shí)現(xiàn)磁懸浮電機(jī)的穩(wěn)定運(yùn)行。

2.需要的開(kāi)發(fā)平臺(tái)

擬采用的平臺(tái)：初級(jí)板-Spartan-3E,50萬(wàn)門(mén),Flash,SDRAM,USB2.0,Ethernet,VGA,A/D, D/A。

需要的基本功能：內(nèi)部PowerPC處理器DRAMSRAMFlashRS-232LED指示。

軟件部分：用到Ise9.1i和Matlab7.0。

3.方案實(shí)施過(guò)程中需要開(kāi)發(fā)的模塊

具體模塊包括數(shù)據(jù)采集模塊、信號(hào)調(diào)理模塊、信號(hào)隔離模塊。

4.系統(tǒng)最終要達(dá)到的性能指標(biāo)

能實(shí)時(shí)有效地對(duì)目標(biāo)對(duì)象進(jìn)行控制，整個(gè)系統(tǒng)穩(wěn)定運(yùn)行。

需要的其它資源

1.設(shè)計(jì)輸入輸出功能子板

子板功能描述、接口說(shuō)明、時(shí)間、方式

2.測(cè)試設(shè)備

需要的測(cè)試設(shè)備有萬(wàn)用表、示波器、邏輯分析儀等。

3. 仿真、開(kāi)發(fā)工具

開(kāi)發(fā)工具包括Ise、Matlab等，仿真工具用Modelsim。