高成本效益的實用系統(tǒng)方法解決QFN-mr BiCMOS器件單元測試電源電流失效問題
總結:
本文引用地址:http://www.biyoush.com/article/201703/344836.htma. 泄漏
- 意法半導體卡蘭巴工廠(0.202%)好于外包廠1的生產批次(0.295%),外包廠2為 0.178%.
b. 電源電流
- 意法半導體卡蘭巴工廠(0.674%)好于外包廠2的生產批次(1.25%),外包廠1為 0.314%.
c. Over-all short (SBL 0.5%)
- 意法半導體卡蘭巴工廠(0.071%)好于外包廠1的生產批次(0.218%)和外包廠2的1.261%。
3.8 改正預防措施
為將取得的改進效果保持下去,需要落實下面的措施并密切監(jiān)視落實情況:
![21.png](http://editerupload.eepw.com.cn/201703/14887629275375.png)
圖21:改正預防措施矩陣
3.9 文檔資料
所有分析活動和知識都寫成文檔保存,以便在產品量產期間參考??刂品桨?、FMEA、作業(yè)指導、包括烘烤的新流程均制成文檔保存。
![22.png](http://editerupload.eepw.com.cn/201703/14887629391150.png)
圖22:文檔資料名單
3.10 推廣方案
為了最大限度利用這個研發(fā)項目的價值,需要將項目組在研究過程中所積累的全部知識經驗推廣到其它的QFN-MR產品制造過程。
![23.png](http://editerupload.eepw.com.cn/201703/14887629466349.png)
圖23:推廣表
3.11 成本節(jié)省
在對改正措施的效果進行驗證后,項目組還估算了這些措施可以節(jié)省的成本。
![24.png](http://editerupload.eepw.com.cn/201703/14887629516356.png)
經意法半導體卡蘭巴工廠IE核準,總計節(jié)省成本38.251萬美元。
4.0 結論
本文論述了深度分析統(tǒng)計方法可有效解決最終測試過程中的電源電流失效問題。運用統(tǒng)計分析知識和對數(shù)據(jù)和缺陷現(xiàn)象的了解,有助于找到缺陷的真正根源。綜合試驗設計降低了水刀工藝對電流失效的負面影響。引入烘烤工序顯著降低了單元電測試期間的電流抑制比發(fā)生率。失效率連續(xù)降低以及產品電測試良率總體提高,充分證明了驗證糾正措施的正確性及其效果。
5.0 建議
建議長期落實已認可的糾正措施,以穩(wěn)定電源電流性能。六個西格馬方法論(逐步深挖問題,識別并驗證問題根源,在使用現(xiàn)有資源且不大幅增加成本的前提下取得大幅改進)是解決制造難題的有效手段,在解決類似問題中應該推廣這種方法。同時還推薦連續(xù)標桿分析法,這有助于企業(yè)改進流程,躋身業(yè)界前列。
6.0 鳴謝
本文作者向下列人士致以最真誠的謝意: Jun Bernabe、Mariver Limosinero、Addonyz Antonio以及封裝部門的全體同仁,感謝他們在這個項目中給予的全力支持。
我們的家人、朋友、同事、同仁,這個項目的成功離不開他們的全力支持。
特別感謝我們全能的真主,始終保佑我們事業(yè)發(fā)展,生活如意。
7.0 參考文獻
1. IC Assembly handbook
2. BSA (Build Sheet Assembly)
3. SAS – JMP
4. Water jet Machine Manual
5. Package Portfolio & Technology Roadmap
8.0 關于作者
![圖片33.png](http://www.21ic.com/d/file/201703/d8579b25dae5a44956d7351c173f1579.png)
Antonio ‘Dhon’ Sumagpang畢業(yè)于菲律賓科技大學(馬尼拉校區(qū))電氣工程專業(yè)(BSEE) ,學士學位。在半導體工業(yè)從業(yè)16年,擁有豐富的實際經驗。在意法半導體卡蘭巴工廠不同封裝工序工作數(shù)年后,現(xiàn)任新產品導入高級工程師,新產品導入項目負責人。在第20屆和第25屆ANTS (ASEMEP國家技術研討會)上先后兩次榮獲最佳技術論文獎。在質量競賽中取得無數(shù)獎項,持有Green Belter證書。
![圖片34.png](http://www.21ic.com/d/file/201703/c9dc8157ed1ed027b9278191413647b8.png)
Francis Ann “Pinky” Llana畢業(yè)于圣拉薩爾-巴科洛德大學化學工程(BSChE)專業(yè),學士學位,擁有18年的半導體工業(yè)從業(yè)經驗,現(xiàn)任意法半導體卡蘭巴工廠高級封裝工程師,負責濕法工藝,例如,銅層后工序蝕刻、化學去膠、凸點設計和電鍍,在地區(qū)和國家質量競賽中取得無數(shù)獎項,持有Green Belter證書。
![圖片35.png](http://www.21ic.com/d/file/201703/2a771e6be3e316c2706cf6a2674e3a29.png)
Ernani D. Padilla畢業(yè)菲律賓東方大學,特許電子通信工程師,現(xiàn)任意法半導體卡蘭巴工廠高級技術工程師,領導制造流程工程攻關小組,擁有注塑和等離子工藝方面專長,持有Neville Clark的blackbelt證書。
附錄A
![圖片36.png](http://www.21ic.com/d/file/201703/cc616730ee704109e354692674264d56.png)
附錄B
![圖片37.png](http://www.21ic.com/d/file/201703/9dd015bf7cd3cb91e32c1fc6f6d8ced7.png)
附錄C
![圖片38.png](http://www.21ic.com/d/file/201703/cd10cc7aa09d455caf1415fdf209c603.png)
附錄D
![圖片39.png](http://www.21ic.com/d/file/201703/cdaa0023d53f0d4628ba5ccbb5297e6f.png)
附錄E
![圖片40.png](http://www.21ic.com/d/file/201703/f61920b86bae80911cd3cf2310165d0e.png)
附錄F
![圖片41.png](http://www.21ic.com/d/file/201703/11525fe287df9b37376b7fb2feda1b7a.png)
![圖片42.png](http://www.21ic.com/d/file/201703/d569b068fe12846d4fb4d86b2c42cbcc.png)
附錄G
![圖片43.png](http://www.21ic.com/d/file/201703/6e40eb17c2f6ec4909cef27f4d636662.png)
評論