另外，與CPU和GPU相比，FPGA的運(yùn)算類似于ASIC“電路直給”，執(zhí)行效率比CPU和GPU大幅提高。同時，FPGA在整數(shù)運(yùn)算領(lǐng)域效率大大超過CPU，所以FPGA在整數(shù)運(yùn)算領(lǐng)域的加速優(yōu)勢非常明顯，而整數(shù)運(yùn)算正是當(dāng)前主流企業(yè)級應(yīng)用的主要運(yùn)算方式。目前。FPGA在卷積神經(jīng)網(wǎng)絡(luò)算法進(jìn)行圖像識別、加密算法進(jìn)行安全控制、壓縮算法等整數(shù)運(yùn)算領(lǐng)域的加速運(yùn)算更加出色。

　　1.3、物聯(lián)網(wǎng)—FPGA替代部分AISC，提升運(yùn)行效率

　　Intel收購Altera的另一個原因是因?yàn)榭春梦锫?lián)網(wǎng)領(lǐng)域的機(jī)會。之前FPGA的主要作用之一是用于原型設(shè)計，先用FPGA做功能驗(yàn)證然后用ASIC流片，是為了在節(jié)約成本的情況下更好的設(shè)計ASIC。但是隨著FPGA自身的性能、能力與可實(shí)現(xiàn)邏輯的復(fù)雜度的不斷提升，現(xiàn)在FPGA在高性能、多通道計算領(lǐng)域可以直接代替一些部分分ASIC和和DSP來使用，主要原因三點(diǎn)：并行運(yùn)算、硬件結(jié)構(gòu)可變、運(yùn)行中可以更改。

　　Intel在Computex2015上展示了基于FPGA優(yōu)化下的物聯(lián)網(wǎng)的方案，F(xiàn)PAG的并行計算在多通道領(lǐng)域優(yōu)勢，以及可編程特性在物聯(lián)網(wǎng)領(lǐng)域可以對傳統(tǒng)的ASIC方案進(jìn)行優(yōu)化。

　　在安防監(jiān)控領(lǐng)域，F(xiàn)PGA和DSP都可以實(shí)現(xiàn)視頻分析，由于FPGA計算方式采用并行方式，其處理效率較DSP大幅提高?；贔PGA的解決方案在設(shè)計時間上可以進(jìn)行調(diào)整和更新，在運(yùn)行時可以重配置——它能夠?qū)崿F(xiàn)通道數(shù)量、分辨率、幀速率和延時的動態(tài)平衡。同時，當(dāng)出現(xiàn)了新的IP內(nèi)核時，基于FPGA的解決方案能夠靈活地更新，在現(xiàn)場進(jìn)行編程改進(jìn)。

　　目前，Intel的X86處理器和DSP很難做到圖像視頻多通道處理和智能檢測分析，但是CPU+FPGA后其并行處理可以輕易解決。例如，Intel已經(jīng)有實(shí)時的視頻內(nèi)容分析應(yīng)用，可以對車牌進(jìn)行分析，如果配上FPGA就可以實(shí)現(xiàn)對大量車牌的并行分析，也可以解決雨霧天低能見度下的精準(zhǔn)分析，這就是FPGA在安防領(lǐng)域的優(yōu)勢。

　　在工業(yè)智能化領(lǐng)域，F(xiàn)PGA的用處也非常多，例如FPGA的并行計算的特性可以做多通道的馬達(dá)控制。一片F(xiàn)PGA就可以精確控制大量馬達(dá)同時運(yùn)行，減少傳統(tǒng)采用大量ASIC控制，實(shí)現(xiàn)控制流程和運(yùn)行操作簡化和提升效率。目前Intel也有智能工廠方案，如果在云端和網(wǎng)關(guān)端有強(qiáng)大的優(yōu)勢，加上跟終端的控制結(jié)合，則優(yōu)勢會大大增加。

　　在智能家居領(lǐng)域，未來的智能家居的核心在于傳感器的融合，F(xiàn)PGA的并行計算可以很好處理。例如，當(dāng)主人回到家以后，照明自動打開，音樂自動播放，門禁和安防自動解禁，這些應(yīng)用場需要很很短的時間內(nèi)實(shí)現(xiàn)大量的融合算法。

　　或者，有人說未來機(jī)器人將是家庭的入口。在機(jī)器人控制上也需要大量的并行處理和控制，例如機(jī)器人的智能需要機(jī)器視覺技術(shù)的大提速。目前看演示的機(jī)器視覺技術(shù)，很多都是基于FPGA來完成的，這也是FPGA可以發(fā)揮的地方。

　　最后，實(shí)際應(yīng)用中，F(xiàn)PGA的可編程性使開發(fā)人員能夠用軟件升級包通過在片上運(yùn)行程序來修改芯片，甚至可通過因特網(wǎng)進(jìn)行遠(yuǎn)程升級，大大減少的家庭用戶的升級成本。

　　總之，CPU+FPGA的模式，一方面可以提供更好的單位功耗性能夠，另一方面可以彌補(bǔ)X86架構(gòu)在并行運(yùn)算上的不足，并可以將方案往下延伸。據(jù)說，英特爾將在16年下半年將推出40多款MCU產(chǎn)品，這絕對是占據(jù)物聯(lián)網(wǎng)終端的重拳，如果未來英特爾X86+FPGA+MCU組合起來，基本上在物聯(lián)網(wǎng)領(lǐng)域擁有頂級裝備了。

　　1.4、設(shè)計成本高和開發(fā)周期長，F(xiàn)PGA在小批量更優(yōu)

　　隨著半導(dǎo)體制程升級，芯片設(shè)計和流片費(fèi)用成指數(shù)型增長。最終流片數(shù)量不大的ASIC或者ASSP，攤銷到每塊芯片的成本其實(shí)非常高。

　　粗略計算，最便宜的ASIC流片成本需要幾十萬人民幣一次(按照50萬元測算)，ASIC流片后如果量大，邊際成本基本為0，而一塊最便宜FPGA芯片的價格在10元左右。也就是說，如果客戶有50萬元，實(shí)現(xiàn)同樣的芯片邏輯功能，可以選擇買5萬片F(xiàn)PGA通過編程實(shí)現(xiàn)，或者花50萬元設(shè)計ASIC后流片(流片邊際成本為0)。測算下來，5萬片流片可以作為一個零界點(diǎn)。

　　按照上面測算，于低于5萬片合的小批量多批次更適合FPGA。FPGA在原來的專用設(shè)備控制器上(如雷達(dá)、航天飛機(jī)、汽車電子、路由器，這些高價值、批量相對較小、多通道計算的專用設(shè)備)有取代ASIC的趨勢。

　　另外，F(xiàn)PAG的靈活性和開發(fā)周期短，可以幫助企業(yè)快速搶占市場。全球FPGA第一大廠商Xilinx認(rèn)為，傳統(tǒng)的ASIC和SoC設(shè)計周期平均是14個月到24個月，用FPGA進(jìn)行開發(fā)時間可以平均降低55%。而產(chǎn)品晚上市六個月5年內(nèi)將少33%的利潤，每晚四周等于損失14%的市場份額。等到快速搶占市場后，如果產(chǎn)品的量較大再采用ASIC流片來降低成本。