讀取內(nèi)存分頁數(shù)據(jù)涉及一連串的活動，類似于兩個巢式的軟件DO回路(Do loop)。每一分頁內(nèi)存被分成由許多256字節(jié)成、成批(burst)讀取的內(nèi)存群組，因此，一組16K位分頁就有64個burst內(nèi)存群組，依序讀取完整的內(nèi)存頁，這類似于外部DO回路。

　　圖4：內(nèi)存分頁由分批依序讀取的內(nèi)存群組構(gòu)成;每一批burst群組均依據(jù)16個連續(xù)的16位傳送到I/O。

　　每個突發(fā)傳輸組被加載256位的DDR緩存器中，該緩存器被分為16個16位字，并依序讀取其內(nèi)容，為每一個頻率邊緣提供每一個16位字。這種操作方式則如同內(nèi)部DO回路。

　　每一行的地址(RAS)負責(zé)選擇分頁。同時，每一列的地址(CAS)選擇突發(fā)傳輸組，并設(shè)置從DDR緩存器中開始讀取的字符，因而不必從DDR緩存器的左側(cè)開始讀取。

　　值得注意的是，在隱藏緩存器執(zhí)行回寫、讀取或?qū)懭隓DR緩存器中原先加載數(shù)據(jù)的同時，DDR緩存器已經(jīng)開始從儲存數(shù)組中讀取數(shù)據(jù)或從外部加載所寫數(shù)據(jù)了。

　　LPDDR的運作

　　LPDDR4功能本質(zhì)上包含四項基本操作：啟動、讀取、寫入和預(yù)充電。這些操作的其他變異形式，如突發(fā)讀取/寫入和自動預(yù)充電等，可能構(gòu)成一個更長的指令列表，但并不至于帶來新的技術(shù)挑戰(zhàn)。此外，它還添加了刷新、訓(xùn)練和模式緩存器作業(yè)等維護性指令，以因應(yīng)復(fù)雜的操作命令。

　　這些基本的操作簡要介紹如下： 啟動： 在內(nèi)存數(shù)組中選擇特定字符線(wordline)，即可“開啟”一個分頁。該分頁上的內(nèi)容將會被感測到并進行鎖存，然后保持開啟以用于在讀取作業(yè)時進行回寫，或在“讀取-修改-寫入”作業(yè)時被再次寫入。 讀?。?nbsp;開啟讀取數(shù)據(jù)序列，每個burst內(nèi)存群組的數(shù)據(jù)會從感測放大鎖存中被加載到DDR緩存器中。緊接著DDR緩存器開始依序讀取，每次讀取一個16bit字。同時，芯片透過隱藏緩存器在仍保持開啟狀態(tài)的分頁上進行回寫。 寫入： 數(shù)據(jù)被加載DDR緩存器，每次一個16位字。數(shù)據(jù)隨后被轉(zhuǎn)移到隱藏緩存器中，待分頁開啟時寫入數(shù)據(jù)。當(dāng)進行寫入時，DDR緩存器可依需要同時加載新的256位數(shù)據(jù)，等待下一次寫入。 預(yù)充電： 在最后一個burst內(nèi)存群組被讀取或?qū)懭牒螅瑑?nèi)存數(shù)組必須為下一次操作做好準(zhǔn)備。在寫入情況下，必須等待一個寫入恢復(fù)延遲，以確保最后的burst群組可在繼續(xù)其他操作前被成功寫入。這時，開啟的分頁已被關(guān)閉，使位線能夠自由浮動，并重新充電回到先前提到的VDD/2電位。

　　值得注意的是，只有啟動操作才涉及內(nèi)存數(shù)組感測;讀取操作只涉及在鎖存感測數(shù)據(jù)與DDR緩存器之間傳輸數(shù)據(jù)，以及讀取DDR緩存器的數(shù)值。

　　根據(jù)所需的操作序列不同，有些DDR的時序可能極其復(fù)雜。但如果相鄰讀取操作發(fā)生在不同內(nèi)存組的數(shù)據(jù)之間，則可大幅簡化時序。因為在從下一個內(nèi)存組中讀取數(shù)據(jù)之前，不必在原有的內(nèi)存組中等待回寫和預(yù)充電。時序控制最困難的是來自同一內(nèi)存組的連續(xù)讀寫。

　　實現(xiàn)內(nèi)存數(shù)組：MAT

　　理論上，盡管一個內(nèi)存組的邏輯容量可能達到32K行與16K列，但以現(xiàn)有技術(shù)而言，現(xiàn)實上并不可能制造出這樣的內(nèi)存數(shù)組。這是因為：

　　? 驅(qū)動器在選擇分頁時的驅(qū)動能力有限;在性能符合規(guī)格要求的前提下，只有一定數(shù)量的選定晶體管可以被驅(qū)動。

　　? 感測放大只能支持有限數(shù)量的儲存單元。如果儲存單元的數(shù)量太多，由于電荷分配造成電壓變化減小，而被噪聲淹沒。

　　因此，為了確保內(nèi)存芯片可靠且易于制造，每一種內(nèi)存應(yīng)用都存在不同程度的實體尺寸限制。達到這種上限的內(nèi)存數(shù)組被稱作“內(nèi)存數(shù)組片”(memory array tile;MAT)。每個MAT都是功能齊全的數(shù)組，本身包含字符線和位線的譯碼以及感測放大器。

　　以一種采用2x-nm工藝節(jié)點的一般DRAM MAT為例，其位線和字符線的規(guī)模分別達到1，024條和620條。字符線的數(shù)量并不是2的整數(shù)次方，這帶來了一些解碼方面的挑戰(zhàn)。該芯片或許只用了最后的幾個MAT，但這是一個可以忽略的芯片建置細節(jié)。

　　透過打造一個16×53大小的MAT數(shù)組，可為具有這一尺寸的內(nèi)存組實現(xiàn)總共848個MAT。一個完整分頁整合一行MAT的內(nèi)存單元：當(dāng)開啟一個分頁時，同時啟動同一行有MAT內(nèi)存單元上相應(yīng)的字符線。

　　圖5：傳統(tǒng)DRAM的實體布局

　　在了解了這些背景知識后，接下來將討論全新的Kilopass內(nèi)存單元，以及它如何打造與此相同的儲存組。