多年來，寬同步并行總線已成為數(shù)字設備之間進行數(shù)據(jù)交換的主要技術手段。通過并行移動多個比特，這些數(shù)據(jù)總線技術好像比串行（順序）傳輸技術的通信速度更快。但遺憾的是，并行總線定時同步（時滯）在時鐘頻率和數(shù)據(jù)傳輸率較高時存在嚴重的問題，這明顯限制了并行總線傳輸?shù)乃俣取?/h3>此外，這一技術在支持長距離、實施成本和最終用戶成本方面也面臨重大挑戰(zhàn)。通過比較，串行總線只發(fā)送一個比特流并具有“自時鐘”機制，因此數(shù)據(jù)和時鐘之間沒有時序偏差（即同時傳輸?shù)谋忍氐竭_時間之差）。借助串行傳輸，消除了信號同步問題，而且整體性能更強。

然而，隨著技術進步，這個性能障礙得到解決，另一個問題又出現(xiàn)在人們面前。速度更快的新技術在化解此項挑戰(zhàn)的同時，也使設計更趨復雜，而且持續(xù)變化的標準也產(chǎn)生了更多新的設計難題，這會妨礙產(chǎn)品快速上市并增加開發(fā)成本。包括 PCI-Express、XAUI、RapidIO、USB, HDMI 和 SATA 在內的一些新的串行數(shù)據(jù)總線架構所帶來的數(shù)據(jù)處理量比幾年前要大好幾個數(shù)量級。
為了確保產(chǎn)品開發(fā)的所有階段之間的交互操作性，標準化勢在必行。領先的技術公司已經(jīng)將2.5-Gbit/s 和 3-Gbit/s的設計產(chǎn)品化，而5-Gbit/s 技術也即將面世，同時，10Gbs 已經(jīng)用于網(wǎng)絡通信的設計。在如此復雜多變的環(huán)境下，工程師極需一些測試解決方案，幫助其迅速輕松地發(fā)現(xiàn)和糾正設計中的問題。在此，泰克提供了完備的串行數(shù)據(jù)測試解決方案，有助于工程師開發(fā)產(chǎn)品，并能夠確保符合最新的串行數(shù)據(jù)測試要求。

測試高速串行數(shù)據(jù)總線

• 設計驗證：設計和測試工程師需要驗證其設計在實際的操作中是否符合設計仿真、技術指標以及具有全部功能。這需要在現(xiàn)實和極限強度條件下進行全面的特征描述、調試和分析。

• 特征描述：在元件的初始測試中，設計人員將描述性能特征，從而確定信號行為是否符合規(guī)范。通常需要進行大量地精確測量，從而確定高速總線是否工作正常。特征描述通常包括測量上升/下降時間、邊緣到邊緣時間、抖動和抖動容限、信號路徑的時滯、總線建立時間和數(shù)據(jù)路徑變化。

• 排除故障：對于任何被發(fā)現(xiàn)的特征描述或操作問題，工程師都需要進行調試并查出故障或異常條件，如硬件時間、串擾、信號質量和/或軟件設計問題等。

• 一致性測試：為確保多個供應商和產(chǎn)品之間能夠即插即用，相互兼容，設計師必需確認最終設計符合行業(yè)特定的串行數(shù)據(jù)標準。一致性測試是一個復雜且比較耗費時間的環(huán)節(jié)，而且通常需要高級測試和分析功能。在串行標準的一致性測試規(guī)范中，通常包括幅度、定時、抖動、阻抗和眼圖測量。