信號完整性分析基礎系列之十九--高速串行信號接收機測試
加入技術交流群
網(wǎng)絡、多媒體、移動通信對提高數(shù)據(jù)吞吐率的需求與日俱增，推動計算機和通信技術不斷突破速度極限。圖1是當前主流計算機外設總線的速率演變情況。
圖1主流高速串行標準演進圖
數(shù)據(jù)率越高，信道趨膚效應和介質(zhì)損耗對信號質(zhì)量的影響越嚴重，在時域上表現(xiàn)為：邊沿變緩，碼間干擾加劇，抖動增加。通常使用眼圖來評估高速信號質(zhì)量。下圖是三種速率的信號在發(fā)送端和接收端分別測得的眼圖?？梢悦黠@看出，速率越高，接收端的眼圖閉合程度越小。能否在接收端正確檢測出受損的信號，是高速收發(fā)器芯片設計者面臨的挑戰(zhàn)。
圖2不同速率信號的失真程度
在以往的高速串行信號一致性測試標準里，一般都要求測試發(fā)送端性能，比如輸出電壓擺幅、上升時間、抖動、眼圖等。隨著速率提高，僅僅測試信號發(fā)送端已經(jīng)不能保證高速鏈路能按預期性能正常工作，必須對接收機性能也進行測試。USB 3.0、PCI Express 3.0以及SATA和SAS規(guī)范已經(jīng)明確要求進行接收機測試。
2.接收機測試原理
在發(fā)送器測試中，通常利用示波器直接測量輸出信號的幅度、上升/下降時間、眼圖和抖動，從而評估發(fā)送器的驅(qū)動能力、預加重、參考時鐘穩(wěn)定性等各項性能。在接收端，典型的接收機芯片框圖如下：
圖3典型接收機內(nèi)部框圖
它包含
信號檢測（放大，均衡）
基于鎖相環(huán)（PLL）的時鐘恢復
判決電路（并轉(zhuǎn)串，線路碼解碼）
對接收機性能的測試實際就是對以上三個主要部件的性能測試：
1）可以識別出多小幅度的信號，即接收靈敏度
2）時鐘恢復電路中的鎖相環(huán)能否去除低頻抖動
3）能夠正確識別出帶有多大抖動的數(shù)據(jù)，即抖動容限
不像發(fā)送端可以直接測量被測件（Device Under Test，DUT）輸出的信號，信號進入接收機內(nèi)部后無法直接觀測，一般使用儀器產(chǎn)生一定樣本量、一定特征的激勵數(shù)據(jù)流給DUT。這些特征一般是多種形式的“干擾”，儀器通過施加不同程度的“干擾”，測試接收機的表現(xiàn)。
這種儀器一般是誤碼率測試儀（Bit Error Rate Tester，BERT）。簡單的說，誤碼率測試就是發(fā)送已知數(shù)據(jù)給被測接收機芯片，通過量化被錯誤判決數(shù)據(jù)的比例來衡量接收機芯片的性能。在功能上，誤碼率測試儀包括數(shù)據(jù)發(fā)生（Pattern Gernerter）和錯誤檢測（Error Detetor）兩個部分，即前者產(chǎn)生激勵，后者檢測響應。
圖4誤碼率測試儀工作原理框圖
測試時，誤碼率測試儀和DUT收發(fā)互連形成回環(huán)，如圖5。Pattern Generator發(fā)出帶有“干擾”的信號給DUT。DUT將接收到的數(shù)據(jù)經(jīng)過內(nèi)部回環(huán)又發(fā)送回給誤碼率測試儀。一般經(jīng)過DUT內(nèi)部的檢測和時鐘域變換，發(fā)送回去的數(shù)據(jù)不再帶有“干擾”。
圖5誤碼率測試儀與DUT回環(huán)連接
DUT一般有兩種回環(huán)模式：
1）外部BERT（或稱Retimed Loopback）
圖6外部BERT測試框圖
DUT將RX端收到的BERT數(shù)據(jù)從TX端發(fā)送回去，由BERT對比發(fā)送和接收到的數(shù)據(jù)
評論