CPRI協(xié)議分析儀的硬件開發(fā)與實(shí)現(xiàn)
加入技術(shù)交流群
  |
 |
實(shí)際信號測試
控制信號的實(shí)測眼圖及其與采樣時(shí)鐘的相位關(guān)系見圖5、圖6。
  |
根據(jù)實(shí)測數(shù)據(jù)推算，地址信號和數(shù)據(jù)信號在SDRAM處的采樣時(shí)間裕度分別為2.8ns和1.2ns，與仿真計(jì)算結(jié)果一致。
結(jié)論
通過嚴(yán)格的信號仿真和時(shí)序裕度計(jì)算，實(shí)時(shí)的調(diào)整設(shè)計(jì)和對板卡的布局布線優(yōu)化后，板卡性能表現(xiàn)良好，同時(shí)也減少了PCB的改版設(shè)計(jì)次數(shù)，節(jié)約了研發(fā)成本。在GHz級的設(shè)計(jì)中，PCB的設(shè)計(jì)非常重要，傳輸線的特性阻抗控制，過孔的特性阻抗控制，端接匹配的設(shè)計(jì)對信號的影響不容忽略。對于過孔，由于成本和性能上需要均衡，多層板卡的 無用焊盤引入的電容負(fù)載增大，在后續(xù)的EDA制圖工具中，支持中間層多余焊盤刪除的功能是必需的。隨著板卡集成度的提高，仿真計(jì)算等工作越來越顯得必要，憑經(jīng)驗(yàn)設(shè)計(jì)的年代逐漸久遠(yuǎn)，可預(yù)知的、可控制性設(shè)計(jì)需要滲透到每一個(gè)細(xì)節(jié)。
評論