這一點對于示波器供應商來說同樣重要。許多供應商提供100多個預定義的觸發(fā)來幫助用戶將常見和不常見的信號條件快速分開。這一方面提高了靈活性，但是另一方面，選擇正確的觸發(fā)本身要比實際捕獲信號更加困難，因為觸發(fā)具有多種多樣的類型、速度、帶寬、延時和軟件等，而且每一個觸發(fā)都需要在靈活性與死區(qū)時間之間進行權衡。 理解每種類型的觸發(fā)以及相應的權衡可以幫助用戶找出理想的觸發(fā)方法來提高成功觸發(fā)事件的幾率。

兩方面因素決定了示波器的觸發(fā)性能：

1. 觸發(fā)靈活性描述了定義觸發(fā)閾值或條件來適應各種被測信號條件狀態(tài)以提高效率的簡單程度。 大多數示波器提供了供應商定義的各種觸發(fā)功能，包括參數最低值設定，比如電平或寬度等，但是沒有提供一種方法來自定義這些參數。
2. 觸發(fā)死區(qū)時間是指示波器在相鄰兩次采集之間無法檢測到觸發(fā)的時間長度。這意味著如果感興趣事件發(fā)生在死區(qū)時間內，那么它將錯過觸發(fā)條件。觸發(fā)死區(qū)時間是所有觸發(fā)架構的固有特性，但是我們可以采用一些方法和技術來最小化這個時間。 許多示波器供應商提供了基于軟件的觸發(fā)器來增強靈活性，但是由于需要后處理，這類觸發(fā)需要較長的死區(qū)時間，因此不適合小概率和不頻繁發(fā)生事件的檢測。

1. 傳統(tǒng)觸發(fā)

邊沿觸發(fā)（邏輯信號從高電平變成低電平或從低電平變成高電平時開始采集數據）是目前最常見的示波器觸發(fā)模式。大部分簡單的調試和測試功能都是通過邊沿觸發(fā)進行處理，但是有時候需要一些更復雜的觸發(fā)來隔離特定形狀的信號或連續(xù)隔離多個形狀的信號。示波器也包含了一些更高級的觸發(fā)選項，提供了更高靈活性來捕獲例如I2C或SPI等串行協(xié)議以及高級事件和信號特性，比如毛刺、矮脈沖、寬度、轉換速率、超時等。

圖1.這是一個基于數字信號處理的示波器框圖。 采集內存和信號處理單元決定了示波器的采集更新速率和死區(qū)時間。

許多觸發(fā)條件在硬件中執(zhí)行，但是更為復雜的觸發(fā)選項和信號認證通常在類似于圖1中的軟件中執(zhí)行。軟件觸發(fā)提供了最佳的靈活性，但是也增加了必要的數據傳輸和處理時間，在這個時間段內示波器無法檢測到新的觸發(fā)，如圖2所示。系統(tǒng)無法檢測觸發(fā)的時間段稱為死區(qū)時間，這個時間往往比實際采集數據記錄時間更長—換句話說，示波器觸發(fā)系統(tǒng)的死區(qū)時間可能占據超過95%。這使得檢測小概率或低頻率事件變得更為困難，而且導致測試時間更長。 更糟糕的是，用戶可能錯誤地假設預期事件沒有發(fā)生，因為預期事件發(fā)生的概率太低以至于其在測量過程中沒有被檢測到。

[+] 放大圖片

圖2.該圖顯示了傳統(tǒng)示波器的數據采集和分析過程，其中波形捕獲（上）和連續(xù)處理（下）之間存在死區(qū)時間。

如果示波器的可用觸發(fā)或信號分析能力無法滿足任務的需求，那么用戶的唯一選擇就是采集較長的波形片段，并將這些片段的原始數據下載到電腦上進行后期處理來找到特定事件。但是這增加了整個系統(tǒng)設計過程的復雜度，同時由于數據傳輸延時和數據處理所需的時間，整個測試的時間變長了。

至頁首

2. 生成觸發(fā)，無需權衡

雖然大部分基于軟件或智能觸發(fā)選項可以滿足電子電路的設計和測試需要，但是如果不將小概率事件迅速隔離或糾正,這些事件往往會使得產品開發(fā)時間拉長。由于示波器觸發(fā)功能的局限性，用戶只能使用供應商所提供的功能。

如果用戶可以在示波器內自行開發(fā)自己的算法，那么就可以針對特定任務自定義儀器的功能，從而不受限于供應商提供的功能。比如，用戶可以針對特定應用自行定義觸發(fā)條件來專門捕獲某個信號條件，這樣就無需在PC上進行后續(xù)處理，從而大大減少測試時間，如圖3所示。

為示波器提供在線數據處理以及重新編程算法的靈活性的關鍵技術是FPGA，FPGA從本質上來說是可編程芯片，它可以通過真正的并行機制高速執(zhí)行自定義信號處理和控制算法。 FPGA的靈活性讓用戶可以修改或者增加特定的觸發(fā)算法，同時高吞吐量的數據處理可在采集過程中實時地分析數據樣本，而不是之后再進行處理。這可以避免死區(qū)時間、防止觸發(fā)遺漏并幫助用戶更快地檢測小概率事件。

用戶定義觸發(fā)的一個例子是檢測不符合標準觸發(fā)定義的信號波形或電平躍遷，如圖3中所示的信號。這種數字信號展示了一種非單調邊沿，其原因可能是信號反射或被測電路的電源故障。標準邊沿或寬度觸發(fā)無法檢測這種不期望的信號，而且使用常規(guī)手段進行檢測基本不可能。我們需要研究一種新的觸發(fā)精確并連續(xù)地捕獲這個事件。為了解決這一問題，我們需要開發(fā)一個軟件觸發(fā)器；然而這種方法存在較大的觸發(fā)死區(qū)時間，無法快速檢測小概率事件?；蛘?，可以采用用戶可編程的FPGA來提供多個窗觸發(fā)，當所有窗觸發(fā)同時檢測到有效觸發(fā)條件時，就會將采集的樣本與掩模進行對比，從而產生一個組合觸發(fā)來采集信號。

由于FPGA可連續(xù)實時地評估信號，因此示波器既可以捕獲單個信號，也可以采集連續(xù)信號，而且在兩次采集之間不會存在死區(qū)時間。

圖3.使用用戶定義觸發(fā)捕獲特定信號躍遷；該功能在可重配置示波器的FPGA內實現。

至頁首

3. 可重配置示波器

多年來，測試工程師們使用LabVIEW等軟件工具來代替?zhèn)鹘y(tǒng)臺式儀器內的固定軟件，實現了系統(tǒng)測試以及測量結果分析和顯示的自動化，從而節(jié)省了測試成本。 這種方法提供了靈活性并且利用了最新的PC和CPU技術。 然而，用戶的需求往往不僅限于此，他們通常需要修改儀器的測量方式來更好地滿足應用的需求。

傳統(tǒng)的現成儀器由供應商定義并僅提供固定的功能；而NI率先采用FPGA技術提供更加開放、靈活的儀器。 于是，獲得了兼具這兩種特性的硬件： 固定、高質量的測量技術；最新的數字總線集成；用戶可定制的高度并行邏輯，這種邏輯提供了低延時并直接與I/O關聯(lián)以便進行在線處理。

圖4.可重配置示波器NI PXIe-5171R的功能框圖。

借助FPGA內供應商提供的開放軟件，用戶可以擴展儀器的功能，比如自定義觸發(fā)或額外定時或控制信號。 用戶也可以在通過軟件設計的儀器的FPGA中實現他們自己的算法，重新定義硬件功能來完成完全不同的任務。 比如，示波器可以變成一個實時頻譜分析儀、瞬態(tài)記錄儀、協(xié)議分析儀、射頻接收器或者其它儀器。

設備成本是測試系統(tǒng)的一項主要成本，由于需要購買和維護的儀器數目更少，可重配置設備可以幫助用戶節(jié)約設備成本。這一點對于需要長期（超過10年）使用的測試和儀器功能來說尤其有用，比如軍用或者航天測試系統(tǒng)，它們常常需要再現已被淘汰（生命周期結束）的舊儀器的功能。

可重配置儀器非常適用于這一應用，因為通過重新編程可以模擬舊儀器的功能。測試系統(tǒng)軟件只需少量的重新編程和重新認證就可與新儀器配合工作，因此能幫助用戶節(jié)省成本。

此類儀器的一個例子是NI PXIe-5171R reconfigurable oscilloscope，它使用Xilinx Kintex-7 FPGA實時處理來自8個輸入通道的采樣。 圖4展示了用戶可編程的FPGA如何集成到數據路徑中并提供對儀器的控制信號和定時信號的訪問。

至頁首

4. 結論

由于缺乏靈活性和實時分析能力，傳統(tǒng)的示波器觸發(fā)方法在捕獲小概率和復雜事件上面臨挑戰(zhàn)。 新方法利用了FPGA技術來自定義觸發(fā)功能，以滿足復雜的觸發(fā)條件以及實時信號處理和分析需求。

觀看演示視頻，了解如何通過自定義觸發(fā)來避免死區(qū)時間。