圖3給出了DS90C363和DS90CF364的引腳排列，其中發(fā)送器DS90C363的引腳功能如下：

　　TxIN0～TxIN20：TEL電乎數(shù)據(jù)輸入，其中包括6紅、6綠、6藍(lán)以及3個(gè)控制線-FPLINE(HSYNC)、FPFRAME(VSYNC)和DRDY(Data Enable);

　　TxOUT+：LVDS差分?jǐn)?shù)據(jù)輸出的正端;

　　TxOUT-：LVDS差分?jǐn)?shù)據(jù)輸出的負(fù)端;

　　TxCLK IN：TIL電平時(shí)鐘輸入，一般在其下降沿激活數(shù)據(jù)。

　　R_FB：可編程觸發(fā)選通;

　　TxCLK OUT+：LVDS差分時(shí)鐘輸出正端;

　　TxCLK OUT-：LVDS差分時(shí)鐘輸出負(fù)端;

　　PWR DWN：TTL電平輸入，當(dāng)設(shè)置為低時(shí)為三態(tài)，以確保在節(jié)能狀態(tài)的低電流;

　　Vcc：用于TTL的電源引腳;

　　GND：用于TTL的電源地;

　　PLL Vcc：用于PLL，的電源引腳;

　　PLL GND：用于PLL的電源地;

　　LVDS Vcc：用于LVDS輸出的電源引腳;

　　LVDS GND：用于LVDS輸出的電源地。

　　接收器DS90CF364引腳功能如下：

　　RxOUT0～RxOUT20：TTL電平數(shù)據(jù)輸出，包括6紅、6綠、6藍(lán)以及3個(gè)控制線-FPLINE(HSYNC)、FPFRAME(VSYNC)和DRDY(Data Enable)。;

　　RxIN+：LVDS差分?jǐn)?shù)據(jù)輸入的正端;

　　RxIN-：LVDS差分?jǐn)?shù)據(jù)輸入的負(fù)端;

　　RxCLK OUT：TTL電平時(shí)鐘輸出，通常在其下降沿激活數(shù)據(jù);

　　RxCLK IN+：LVDS差分時(shí)鐘輸入正端;

　　RxCLK IN-：LVDS差分時(shí)鐘輸入負(fù)端;

　　PWR DWN：TTL電平輸入，當(dāng)設(shè)置為低時(shí)，輸出為三態(tài)，以便確保在節(jié)能狀態(tài)下的低電流;

　　Vcc：用于TTL的電源引腳;

　　GND：用于TTL的電源地;

　　PLL Vcc：用于PLL的電源引腳;

　　PLL GND：用于PLL的電源地;

　　LVDS Vcc：用于LVDS輸出的電源引腳;

　　LVDS GND：用于LVDS輸出的電源地。

4 設(shè)計(jì)應(yīng)用

　　本文所介紹的系統(tǒng)板設(shè)計(jì)并不是太難，但需注意以下兩點(diǎn)：

　　(1)PCB板設(shè)計(jì)

　　最好使用4層板，從頂層到底層的順序依次為LVDS信號層、地層、電源層、TFL信號層，這樣可使TIL信號和LVDS信號相互隔離，否則T1L可能會耦合到LVDS線上，鑒于上述原因，設(shè)計(jì)時(shí)最好將TIL和LVDS信號放在由電源/地層隔離的不同層上。安裝時(shí)，LVDS發(fā)送器和接收器應(yīng)盡可能地靠近連接器的LVDS端。使用分布式的多個(gè)電容來旁路LVDS設(shè)備時(shí)，表面貼電容應(yīng)盡量靠近電源/地層管腳放置，以進(jìn)行更好地濾波和防止電源干擾。電源層和地層應(yīng)盡量布一些粗線，以保持PCB地線層返回路徑寬且短，應(yīng)該利用地層返回銅線的電纜連接兩個(gè)系統(tǒng)的地層，可使用多過孔(至少兩個(gè))將其連接到電源層(線)和地層(線)，表面貼電容可以直接焊接到過孔焊盤以減少線頭。所有未使用的LVDS接收器輸入管腳均應(yīng)懸空，同時(shí)所有未使用的LVDS和TIL輸出腳也應(yīng)懸空，并將未使用的TIL發(fā)送/驅(qū)動(dòng)器輸入和控制/使能管腳接到電源或地端。

　　(2)電纜選擇

　　使用受控阻抗媒質(zhì)時(shí)，其差分阻抗約為100Ω，因而不會引入較大的阻抗不連續(xù)性，但就減少噪聲和提高信號質(zhì)量而言，平衡電纜(如雙絞線對)通常比非平衡電纜好。電纜長度小于0.5m時(shí)，大部分電纜都能有效工作，距離在0.5-10m之間時(shí)，CAT 3(Categiory 3)雙絞線對電纜的效果較好，因此，在距離大于10m并且要求高速率時(shí)，建議使用CAT 5雙絞線對。如需在噪聲環(huán)境中提高可靠性，最好選用帶屏蔽層的電纜，每對電纜之間一定要靠緊，并且應(yīng)在盡量靠近接收器的每對平行線正端和負(fù)端之間連接一個(gè)100Ω的表面貼終端電阻，該電阻可在設(shè)計(jì)時(shí)起到終止環(huán)流信號的作用。另外在接收端串接一個(gè)變壓器可以減小干擾并避免LVDS驅(qū)動(dòng)器和接收器地電位差所產(chǎn)生的影響。

　　該芯片組的應(yīng)用連接示意圖如圖4所示，設(shè)計(jì)時(shí)可參照該圖進(jìn)行。

　　5 結(jié)束語

　　本文介紹的LVDS傳輸套片還可運(yùn)用于其它具有數(shù)字RGB視頻接口的控制芯片。對于美國國家半導(dǎo)體公司出品的其它FPD鏈路專用LVDS傳輸套片，也可借鑒本文所介紹的方法來進(jìn)行設(shè)計(jì)和調(diào)試。