用于車速傳感器性能測試平臺的串行口以太網(wǎng)橋設計
加入技術交流群
車速傳感器是電控汽車的關鍵部件，其性能優(yōu)劣直接關系到發(fā)動機怠速和變速器控制，因此，必須對其各項性能進行全面嚴格的測試。而這一系列的性能測試又有賴于一個穩(wěn)定、高效的測試平臺。傳統(tǒng)測試平臺通常采用由測試設備、測試操作臺計算機和后臺管理計算機組成的三級系統(tǒng)結構，如圖1所示。
在此測試平臺中，測試設備一般只提供串行通信接口(如RS-232、RS-485等)，無法直接接入管理計算機所在局域網(wǎng)(如最常用的Ethernet)。所以，整個系統(tǒng)必須通過一個測試操作臺計算機將上層局域網(wǎng)和底層串行總線網(wǎng)絡連接起來以保證實測數(shù)據(jù)(各項性能指標數(shù)據(jù))的順利上傳和測試操作命令(如車速傳感器耐溫測試、動／靜態(tài)特性測試)的準確下達。為此不但要增設測試操作臺計算機工作站，同時還必須安裝各種串行口通信卡、以太網(wǎng)網(wǎng)卡和相應的板卡驅動程序，開發(fā)包含串行口通信模塊和以太網(wǎng)通信模塊的測控軟件。由此可見，由于通信接口和協(xié)議的不兼容，使得傳統(tǒng)車速傳感器性能測試平臺不僅軟硬件投資成本高，系統(tǒng)結構復雜，調試和維護工作量大，而且管理計算機和測試設備間的數(shù)據(jù)傳輸要經(jīng)過中轉，傳輸過程顯得過于復雜。
2 基于串行口-以太網(wǎng)橋的測試平臺
通過對圖1所示測試平臺的研究，發(fā)現(xiàn)造成系統(tǒng)平臺成本高、結構復雜、中間處理過程繁多的根本原因是底層各測試設備和上層局域網(wǎng)通信接口、協(xié)議的不兼容。一般來說，底層測試設備需傳輸?shù)臄?shù)據(jù)量很小，大多只提供通信距離短、成本低的串行口(如RS-232、RS-485)；而上層的局域網(wǎng)大多采用以太網(wǎng)。所以針對此類應用，可以開發(fā)一種基于微處理器的嵌入式串行口-以太網(wǎng)橋實現(xiàn)協(xié)議轉換，直接將各種僅支持串行口的測試設備接入以太網(wǎng)，實現(xiàn)各測試設備與管理計算機局域網(wǎng)的無縫連接，簡化數(shù)據(jù)傳輸過程。
引入嵌入式串行口-以太網(wǎng)橋后的車速傳感器性能測試平臺結構如圖2所示。
相比圖1所示的傳統(tǒng)測試平臺，新測試平臺下的串行口-以太網(wǎng)橋負責完成串行口測試設備和以太網(wǎng)之間的協(xié)議轉換(即在底層完成串行幀數(shù)據(jù)和以太網(wǎng)幀數(shù)據(jù)的格式轉換)，實現(xiàn)了各測試設備和以太網(wǎng)的無縫連接，簡化了數(shù)據(jù)傳輸過程。測試人員可以在遠端通過上層管理計算機直接下達各種測試命令來控制各測試設備完成傳感器各項性能指標的測試；而各項實測數(shù)據(jù)也能從各測試設備直接傳送到后臺管理計算機進行處理；從而使后臺管理計算機能以多任務方式同時完成前臺測試設備控制和后臺數(shù)據(jù)處理(如數(shù)據(jù)報表統(tǒng)計分析，圖形曲線顯示和數(shù)據(jù)庫更新)，成為平臺中的管控一體化工作站，省去了原平臺中的測試操作臺計算機工作站，測試人員也不必再親臨現(xiàn)場進行各種測試操作，極大地降低了工作強度。這樣一來，不僅使系統(tǒng)成本大為降低、體積大為縮小、結構更加簡單，同時將前臺測試控制和后臺數(shù)據(jù)處理集中于一臺計算機，實現(xiàn)了管控一體化，節(jié)省了人力資源，使得系統(tǒng)的軟硬件資源得到了最大限度的利用。
3 串行口-以太網(wǎng)橋設計
通過新舊測試平臺對比，可以看到測試設備和后臺管理計算機兩大部件在性能和成本上基本相同。所以新測試平臺的性能好壞和成本高低很大程度上取決于新引入的嵌入式串行口-以太網(wǎng)橋的性能和成本。目前嵌入式產品市場上此類網(wǎng)絡設備大多是基于高檔微處理器和實時操作系統(tǒng)開發(fā)的，其價格昂貴，且提供的串行口也只有1～2個，不適合需將多個串行口設備集中接人以太網(wǎng)，同時又要控制成本的應用場合。本文根據(jù)這類具體的應用需求在8位微控制器平臺上設計了一種提供多個串行口的低成本嵌入式串行口-以太網(wǎng)橋。下面對其硬件和軟件系統(tǒng)設計進行介紹。
3.1 硬件系統(tǒng)設計
實現(xiàn)本系統(tǒng)所用串行口-以太網(wǎng)橋的功能，需要進行多個串行口設備的以太網(wǎng)接人，以及串行通信協(xié)議和以太網(wǎng)通信協(xié)議的相互轉換。所以硬件電路設計主要包括多路串行口電路模塊和以太網(wǎng)接口電路模塊設計。本文硬件系統(tǒng)方案選用ST公司的工業(yè)級SoC型微控制器μPSD3254和Realtek公司的高性能以太網(wǎng)控制器RTL8019AS兩大核心器件進行電路設計。硬件系統(tǒng)設計如圖3所示。
其中μPSD3254是一款由8051內核模塊和PSD模塊構成的具有SoC特征的增強型高速微控制器。晶振頻率最高可達40MHz，芯片內的PSD模塊為用戶提供了豐富的可配置存儲器資源(256KB主Flash、32KB次Flash及32KB的SRAM)、靈活的DPLD地址譯碼電路以及3000門的CPLD模塊電路，片內硬件看門狗大大提高了系統(tǒng)可靠性，芯片自帶JTAG接口支持ISP在系統(tǒng)編程，方便了程序調試和下載；而RTL8019AS是一款非常成熟的基于ISA總線、NE2000兼容的高性價比10M以太網(wǎng)控制器，其本身能完成以太網(wǎng)協(xié)議處理，只需和微控制器進行簡單連接即可實現(xiàn)以太網(wǎng)通信；另外硬件電路還包括MAX232電平轉換器和20F001N網(wǎng)絡濾波器等少數(shù)外圍器件。整個硬件系統(tǒng)僅由4、5個芯片構成，結構簡單緊湊，可靠性高，成本低廉。下面從三方面給出硬件電路的具體設計。
3.1.1 PSD模塊配置設計
微控制器μPSD3254的PSD模塊使得硬件電路的設計大為簡化。它本身提供的兩塊大容量Flash以及SRAM(支持后備電池)使用戶無需再進行外部程序／數(shù)據(jù)存儲器擴展。同時PSD模塊中的DPLD子模塊為Flash和SRAM提供了靈活的地址譯碼，CPLD子模塊可供用戶設計一些簡單的組合／時序邏輯電路。本設計根據(jù)具體應用需求，對PSD模塊配置如下：
(1) 主Flash扇區(qū)0(fs0)配置在程序存儲器的0000H～FFFFH空間；
(2) 主Flash扇區(qū)1(fsl)配置在程序存儲器的8000H～7FFFH空間；
(3) SRAM(rs0)配置在外部數(shù)據(jù)存儲器的0000H～7FFFH空間；
(4) CPLD的PA口和PB口被分別設計為兩個多路轉換器，以供串行通信時進行信道切換。
3.1.2 串行口擴展設計
由圖2可知，車速傳感器性能測試平臺中四個僅支持串行口的測試設備(分別負責耐溫、轉速、傳感器靜態(tài)特性和動態(tài)特性的測試)要同時接人嵌入式串行口-以太網(wǎng)橋，而微控制器μPSD3254本身只提供兩個串行口(uart0、uart1)，所以必須進行串行口擴展。一種簡單的擴展方法是利用單片機I／O端口控制多路轉換器(如CD4052)進行串行口擴展(圖3)，實現(xiàn)了一點對多點分時串行口通信。根據(jù)微控制器μPSD3254的I／O端口資源情況，依此方法系統(tǒng)最多可擴展32個串行口。根據(jù)此思路并結合測試平臺的具體應用需求，利用μPSD3254的CPLD模塊設計了兩個二選一的多路轉換器，從而不僅將兩個串行口擴展為四個(uart00、uart01和uart10、uart11)，而且省去了多路轉換器芯片。另外，電平轉換器實現(xiàn)TTL—RS232電平轉換，這樣就為四個測試設備提供了四個標準RS-232串行口供其接入串行口-以太網(wǎng)橋。
評論