當今設計的基準電壓源大多數采用BJT帶隙基準電壓源結構，以及利用MOS晶體管的亞閾特性產生基準電壓源；然而，隨著深亞微米CMOS工藝的發(fā)展，尺寸按比例不斷縮小，對芯片面積的挑戰(zhàn)越來越嚴重，雙極型晶體管以及高精度電阻所占用的面積則成為一個非常嚴重的問題。在此，提出一種通過兩個工作在飽和區(qū)的MOS管的柵源電壓差原理，產生一個與絕對溫度成正比（PTAT）的電流，利用這個電流與一個工作在飽和區(qū)的二極管連接的NMOS晶體管的閾值電壓進行補償，實現了一個低溫漂、高精度的基準電壓源的設計。

　　1 NMOS晶體管的構成

　　兩個工作在弱反型區(qū)的NMOS晶體管M1和M2的結構如圖1所示。

　　其輸出電壓V0可以表示為：

　　式中：UT=kT/q;k為波爾茲曼常數；△V表示實際中晶體管失配引入的誤差，是個常數，這里忽略它的影響。由此得到：

　　式中：是由溫度決定的倍增因子，后面將對其溫度特性進行討論。

　　對于NMOS晶體管M1和M2，其柵源電壓分別為Vgs1和Vgs2，那么圖3中電壓為：

　　如果利用前面提到的兩個工作在弱反型區(qū)的MOS管輸出電壓特性來控制兩個工作在飽和區(qū)的NMOS的柵極電壓Vgs1和Vgs2，使得：

　　式中：λ為比例常數。

　　將式（5）代入到式（3）可得：

　　對于參數KM1，它主要受晶體管遷移率λ的影響，通常被定義為：

　　式中：T為絕對溫度；α由工藝決定，典型值為1.5.將式（7）代人式（6）可得：

　　它為一個與溫度無關的常數。

　　通過上面分析可知，此方法可以得到一個與絕對溫度成正比（PTAT）的電流I1.具體實現電路如圖3所示。

　　圖3電路中，M3~M6四個PMOS晶體管工作在飽和區(qū)，它們的寬長比相同。M1和M2兩個NMOS晶體管工作在飽和區(qū)，它們的寬長比為（W/L）2/（W/L）1=m.通過調節(jié)電路，使得M7~M10四個NMOS晶體管工作在深線性區(qū)。現在討論電路的工作原理。

　　對于X點和Y點的對地電壓，可以分別表示為：

　　通過式（5）和式（15）可以看出，在這個電路中，式（5）的系數：

　　它是一個僅與器件尺寸有關，而與溫度無關的常數。

　　通過式（9）和式（10）可知，此電路可以產生一個與絕對溫度成正比的電流。

　　2 基準電壓的設計

　　對于一個工作在飽和區(qū)的二極管連接NMOS晶體管，如圖4所示，它的Vgs=Vds流過它的飽和漏電流為：

　　對于MOS管的閾值電壓Vth，它的一階近似表達式可以表示為：

　　式中：Vth0為MOS管工作在絕對零度時的閾值電壓；aVT為一個與溫度無關的常數；T-T0為溫度變化量。對于一個MOS管的遷移率μn：它的大小可以表示為：

　　μn=μn0（T/T0）-m （19）

　　式中：μn0為絕對溫度時MOS管的遷移率值；T0為絕對零度；T為溫度變化量；m為比例變化因子，它的典型值為1.5.

　　令式（10）中I1為式（17）中的Id，即：I1=Id，將式（10）、式（18）和式（19）代人式（17）整理可得：

　　便可以得到一個高精度、與溫度無關的Vgs，即Vref=Vgs=Vds.此思想設計的具體實現電路如圖5所示。

　　對圖5進行分析，NMOS晶體管M1和M2通過Vgs1和Vgs2產生漏電流Id1，再通過電流源M3和M7，使得它流入二極管連接的NMOS晶體管 M12，產生一個基準電壓源Vref.在圖5中，M3~M7五個晶體管尺寸相同，M1和M2晶體管的寬長比比例為1:m.式（21）中的W/L為圖5中二極管連接M12管的寬長比。

　　3 仿真結果與分析

　　對圖3PTAT產生電路進行仿真，可以得到圖6仿真結果。

　　從圖6仿真結果可以看出，流過M1管的漏電流與絕對溫度成正比，αI/αT△0.6.

　　對圖5基準電壓源電路進行仿真，可得如圖7所示結果。通過對圖7分析可知，在25℃時，基準電壓源的電壓約為1.094.04 V，在整個溫度范圍（-40~80℃）內，其溫度漂移系數為6.12 ppm/℃，滿足高精度基準電壓源的設計要求。

　　4 結 語

　　在此，基于SMIC 0.18μm CMOS工藝，采用一階溫度補償作為基準電壓補償，提出一種新穎的PTAT電流產生電路結構，以對二極管連接的NMOS晶體管的閾值電壓進行補償，得到一個高精度基準電壓源。該電路占用芯片面積小，精度高，可移植性強，非常適用于當今高精度的A/D，D/A和高精度運放偏置電路。此電路已成功應用于某款高速DAC芯片中。