ADC使用若干個ADC_CLK周期對輸入電壓采樣，采樣周期數(shù)目可以通過

ADC_SMPR1和ADC_SMPR2寄存器中的SMP[2:0]位而更改。每個通道可以以

不同的時間采樣。

總轉換時間如下計算：

TCONV=采樣時間+ 12.5個周期

例如：

當ADCCLK=14MHz和1.5周期的采樣時間

TCONV=1.5 + 12.5 = 14周期= 1μs

SMPx[2:0]：選擇通道x的采樣時間

這些位用于獨立地選擇每個通道的采樣時間。在采樣周期中通道選擇位必須保持不變。

000：1.5周期100：41.5周期

001：7.5周期101：55.5周期

010：13.5周期110：71.5周期

011：28.5周期111：239.5周期

注：

– ADC1的模擬輸入通道16和通道17在芯片內部分別連到了溫度傳感器和VREFINT。

– ADC2的模擬輸入通道16和通道17在芯片內部連到了VSS。

2.具體分析如下：

（1）我們的輸入信號是50Hz（周期為20ms），初步定為1周期200個采樣點，（注：一周期最少采20個點，即采樣率最少為1k） ，每2個 采樣點間隔為20ms /200 = 100 us

ADC可編程的通道采樣時間 我們選最小的1.5周期，則ADC采樣周期一周期大小為

100us /1.5=66us。ADC時鐘頻率為1/66us =15 KHz。

ADC可編程的通道采樣時間 我們選71.5周期，則ADC采樣周期一周期大小為

（100us /71.5） 。ADC時鐘頻率為7.15MHz。

（2）接下來我們要確定系統(tǒng)時鐘：我們 用的是8MHz的外部晶振做時鐘源（HSE），估計得 經過PLL倍頻PLL倍頻系數(shù)分別為2的整數(shù)倍，最大72 MHz。為了 提高數(shù)據(jù) 計算效率，我們把系統(tǒng)時鐘定為72MHz，(PLL 9倍頻)。則PCLK2=72MHz,PCLK1=36MHz；

我們通過設置時鐘配置寄存器(RCC_CFGR)中有為ADC時鐘提供一個專用的可編程預分器，將PCLK2 8分頻后作為ADC的時鐘，則可知ADC時鐘頻率為9MHz

從手冊可知：ADC轉換時間：

STM32F103xx增強型產品：ADC時鐘為56MHz時為1μs(ADC時鐘為72MHz為1.17μs)

（3）由以上分析可知：不太對應，我們重新對以上中 內容調整，提出如下兩套方案：

方案一：我們的輸入信號是50Hz（周期為20ms），初步定為1周期2500個采樣點，（注：一周期最少采20個點，即采樣率最少為1k） ，每2個 采樣點間隔為20ms /2500 = 8 us

ADC可編程的通道采樣時間 我們選71.5周期，則ADC采樣周期一周期大小為

8us /71.5。ADC時鐘頻率約為9 MHz。

將PCLK28分頻后作為ADC的時鐘，則可知ADC時鐘頻率為9MHz

方案二：我們的輸入信號是50Hz（周期為20ms），初步定為1周期1000個采樣點，（注：一周期最少采20個點，即采樣率最少為1k） ，每2個 采樣點間隔為20ms /1000= 20 us

ADC可編程的通道采樣時間 我們選239.5周期，則ADC采樣周期一周期大小為

20us /239.5。ADC時鐘頻率約為12 MHz。

將PCLK2 6分頻后作為ADC的時鐘，則可知ADC時鐘頻率為12MHz