I2C總線總線是PHLIPS公司推出的一種串行總線，是具備多主機(jī)系統(tǒng)所需的包括總線裁決和高低速器件同步功能的高性能串行總線。

I2C總線只有兩根雙向信號線。一根是數(shù)據(jù)線SDA，另一根是時鐘線SCL。

I2C總線通過上拉電阻接正電源。當(dāng)總線空閑時，兩根線均為高電平。連到總線上的任一器件輸出的低電平，都將使總線的信號變低，即各器件的SDA及SCL都是線“與”關(guān)系。

I2C總線進(jìn)行數(shù)據(jù)傳送時，時鐘信號為高電平期間，數(shù)據(jù)線上的數(shù)據(jù)必須保持穩(wěn)定，只有在時鐘線上的信號為低電平期間，數(shù)據(jù)線上的高電平或低電平狀態(tài)才允許變化。

SCL線為高電平期間，SDA線由高電平向低電平的變化表示起始信號；SCL線為高電平期間，SDA線由低電平向高電平的變化表示終止信號。

起始和終止信號都是由主機(jī)發(fā)出的，在起始信號產(chǎn)生后，總線就處于被占用的狀態(tài)；在終止信號產(chǎn)生后，總線就處于空閑狀態(tài)。連接到I2C總線上的器件，若具有I2C總線的硬件接口，則很容易檢測到起始和終止信號。

接收器件收到一個完整的數(shù)據(jù)字節(jié)后，有可能需要完成一些其它工作，如處理內(nèi)部中斷服務(wù)等，可能無法立刻接收下一個字節(jié)，這時接收器件可以將SCL線拉成低電平，從而使主機(jī)處于等待狀態(tài)。直到接收器件準(zhǔn)備好接收下一個字節(jié)時，再釋放SCL線使之為高電平，從而使數(shù)據(jù)傳送可以繼續(xù)進(jìn)行。

基本上就是這么多，最重要的是實踐。