XTAL1（19 腳）和XTAL2（18 腳）為振蕩器輸入輸出端口，外接12MHz 晶振。

RST/Vpd（9 腳）為復(fù)位輸入端口，外接電阻電容組成的復(fù)位電路。

VCC（40 腳）和VSS（20 腳）為供電端口，分別接+5V電源的正負(fù)端。

P0~P3 為可編程通用I/O 腳，其功能用途由軟件定義

P0 口：P0 口是一組8 位漏極開路型雙向I/O 口， 也即地址/數(shù)據(jù)總線復(fù)用口。作為輸出口用時，每位能吸收電流的方式驅(qū)動8 個TTL邏輯門電路，對端口P0 寫“1”時，可作為高阻抗輸入端用。在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉(zhuǎn)換地址（低8 位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。在Flash 編程時，P0 口接收指令字節(jié)，而在程序校驗(yàn)時，輸出指令字節(jié)，校驗(yàn)時，要求外接上拉電阻。

P1 口：P1 是一個帶內(nèi)部上拉電阻的8 位雙向I/O 口， P1 的輸出緩沖級可驅(qū)動（吸收或輸出電流）4 個TTL 邏輯門電路。對端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口。作輸入口使用時，因?yàn)閮?nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流(IIL)。

　P2 口：P2 是一個帶有內(nèi)部上拉電阻的8 位雙向I/O 口，P2 的輸出緩沖級可驅(qū)動（吸收或輸出電流）4 個TTL 邏輯門電路。對端口P2 寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，因?yàn)閮?nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流(IIL)。

　P3 口：P3 口是一組帶有內(nèi)部上拉電阻的8 位雙向I/O 口。P3 口輸出緩沖級可驅(qū)動（吸收或輸出電流）4 個TTL 邏輯門電路。對P3 口寫入“1”時，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。此時，被外部拉低的P3 口將用上拉電阻輸出電流（IIL）。

　　P3 口除了作為一般的I/O 口線外，更重要的用途是它的第二功能

　　P3 口還接收一些用于Flash 閃速存儲器編程和程序校驗(yàn)的控制信號。

RST：復(fù)位輸入。當(dāng)振蕩器工作時，RST引腳出現(xiàn)兩個機(jī)器周期以上高電平將使單片機(jī)復(fù)位。

ALE/PROG：當(dāng)訪問外部程序存儲器或數(shù)據(jù)存儲器時，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8 位字節(jié)。一般情況下，ALE 仍以時鐘振蕩頻率的1/6 輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當(dāng)訪問外部數(shù)據(jù)存儲器時將跳過一個ALE 脈沖。對Flash 存儲器編程期間，該引腳還用于輸入編程脈沖（PROG）。如有必要，可通過對特殊功能寄存器（SFR）區(qū)中的8EH 單元的D0 位置位，可禁止ALE 操作。該位置位后，只有一條MOVX 和MOVC指令才能將ALE 激活。此外，該引腳會被微弱拉高，單片機(jī)執(zhí)行外部程序時，應(yīng)設(shè)置ALE 禁止位無效。

PSEN：程序儲存允許（PSEN）輸出是外部程序存儲器的讀選通信號，當(dāng)AT89C52 由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機(jī)器周期兩次PSEN 有效，即輸出兩個脈沖。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲器，將跳過兩次PSEN信號。

EA/VPP：外部訪問允許。欲使CPU 僅訪問外部程序存儲器（地址為0000H—FFFFH），EA 端必須保持低電平（接地）。需注意的是：如果加密位LB1 被編程，復(fù)位時內(nèi)部會鎖存EA端狀態(tài)。如EA端為高電平（接Vcc端），CPU 則執(zhí)行內(nèi)部程序存儲器中的指令。Flash 存儲器編程時，該引腳加上+12V 的編程允許電源Vpp，當(dāng)然這必須是該器件是使用12V 編程電壓Vpp。

XTAL1：振蕩器反相放大器的及內(nèi)部時鐘發(fā)生器的輸入端。

XTAL2：振蕩器反相放大器的輸出端。