HCLK 用于AHB總線設(shè)備

PCLK 由于APB總線上的設(shè)備

s3c2410需要設(shè)置的時鐘寄存器包括：LOCKTIME、MPLLCON、CLKDIVN。

其中LOCKTIME直接使用默認值就可以了。

MPLLCOM用于設(shè)置FCLK的時鐘值，也就是主時鎖存器。

MPLL(FCLK) = (m * Fin)/(p* 2^s);

m = (MDIV + 8), p = (PDIV + 2), s = SDIV

CLKDIVN 用于設(shè)置FCLK、HCLK、PCLK三者的比例。

s3c2410的典型設(shè)置為

#define S3C2410_MPLL_200MHz ((0x5c << 12) | (0x04 << 4) | (0x00))

CLKDIVN = 0x03; //這樣的FCLK : HCLK : PCLK = 1: 2 :4